数电频率计课程设计报告--数字频率计.docx

《数电频率计课程设计报告--数字频率计.docx》由会员分享，可在线阅读，更多相关《数电频率计课程设计报告--数字频率计.docx（23页珍藏版）》请在优知文库上搜索。

1、数字电子课程设计报告数字频率计目录第一章设计指标11.1设计指标1第二章系统概述22.1 设计思想22.2 可行性论证22.3 各功能的组成22.4 总体工作过程3第三章单元电路设计与分析43.1 各单元电路的选择43.2 设计及工作原理分析4第四章电路的组构与调试144.1 遇到的主要问题、现象的记录及原因分析、解决措施及效果144.2 功能的测试方法、步骤、设备、记录的数据15第五章结束语175.1 对设计题目的结论性意见及进一步改进的意向175.2 总结设计的收获与体会17附图（电路图、电路总图）18参考文献19第一章、设计指标1.1设计指标：要求设计一个测量TTL方波信号频率的数字频率

2、计。用按键选择测量信号的频率的量程。测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHzO频率的测量范围有四档量程。（1）测量结果显示4位有效数字，测量精度为万分之一。（2）频率测量范围：100.OHz999.9kHz,分四档。量程范围允许误差/Hz采样时间/s小数点位置单位100.OHz999.9kHz0.110第三位Hz1.OOOHz9.999kHz11第一位KHz10.OOkHz99.99kHz100.1第二位KHz100.OkHz999.9kHz1000.01第三位KH（3）基本要求：量程切换可以采用两个按键SWB和SWA。（4）扩展要求：a.当被

3、测频率大于999.9khz,超出最大值时，设置一个警灯，并发出报警声。b.自动切换量程。第二章、系统概述2.1设计思想时间和频率测量是电子测量技术中最基本的测量之一。频率的物理意义是单位时间（Is）内信号的周波数。所以频率测量问题等同于时间测量问题。在电子系统中，频率、周期、时间的测量通常采用计数器。测量一段标准时间内周期性信号的周伯叔（测频）。计数器的计数时间（开门时间）和技术脉冲是关键性的参数。2.2可行性论证针对上述设计思想，可采用计数器来实现记录周期数的功能；采用时基信号产生计数时间作为采样时间；要通过数码管显示结果，考虑如果计数器直接将数据输入到数码管显示，则会出现数码管的数据不断变

4、化，累计增加的情况,例如，一信号的频率为IOHZ,计数器则会从I一直计数,数码管会在每秒内变化10次，所以采用寄存器或锁存器，在每个时间信号内，给予一个高电平使能有效，将计数器的数值锁存到锁存器。同时考虑到，如果这样，每次锁存的数据会比上次增加一个基数，因为计数器的连续计数累积计数，所以要对每次锁存后立即清零,让计数器从零开始计数。对于数码管显示电路，可采用四位动态扫描显示电路。2.3各功能的组成功能主要分为：D产生系统基准时钟的石英晶体振荡器及多几分频电路此功能通过10倍率分频器将IOMHz的基准时钟进行8次分频，再通过数据选择器实现时钟基准时间的选择。2）量程切换控制单元（选择控制单元）通

5、过开关、数据选择器来控制时钟基准时间和测量单位来达到切换量程的功能。3）计数、锁存单元计数器（74160）、锁存器（74374）电路实现该功能。4）控制信号（计数器清零、显示锁存等）产生单元采用单稳态触发电路，以时钟基准时间作为触发信号，来产生锁存、清零的触发信号，对计数器和锁存器进行控制。5）调试信号的产生于选择通过分频器、开关控制数据选择器完成调试信号的选择功能。6）显示单元将所锁存器中的存储的数据，经过数据选择器后，输入到4为动态显示译码器进行显示。2.4总体工作过程晶体振荡器产生IOMHz的基准时钟通过10倍率8次的分频器和可控分频器分别产生时基测量时间和调试信号；通过量程控制选择开关

6、SWl、SW2选择量程（包括时基时间、小数点位置控制、测量单位控制）和测量选择控制输入调试信号或者是实际待测信号（试验中使用的是调试信号）；时基信号脉冲控制数字单稳态触发电路产生清零（CR）和锁存（LD）脉冲信号控制计数器的清零和锁存器的锁存；锁存器将数据通过和4为动态显示译码器译码显示，通过控制两个发光二极管来显示单位HZ和kHz。（二极管Ll发光则单位为Hz；L2发光为KHz）。第三章、单元电路设计与分析3.1 各单元电路的选择1.1 .1计数器的器件选择：选用四个74160构造四个BCD码十进制计数器，并将这四个计数器串行级联构成一个模10000的计数器。（这里在进行串联进位的时候有讲究

7、）1.2 .2锁存器的器件选择：选用两片74374构造16位二进制码的锁存器。3.1.3四位动态扫描显示电路器件选择：7490、74153m、DIV8分频器、小数点控制选择器、7seg七段显示译码器（这两个器件为自己编写）3.1. 4LED量程亮灯显示电路器件选择：与门、非门。3.L5分频器的器件选择：10倍率分频器采用7490构成542IBCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。3.1. 6数字单稳态触发电路器件选择：用三片D触发器构成一个单稳态触发电路，构成产生锁存（LD）和清零（CR）的单稳触发电路。3.1.7测试可控分频调试电路器件

8、选择：DIV8分频器、74160、74153m四选一数据选择器。3.1. 8选择控制端产生测频时基信号设计：DIV8分频器、74153m四选一数据选择器。3.2设计及工作原理分析3.2.1分频器：10倍率分频器采用7490构成542IBCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。如图所示：实际为10进制计数器。单个7490芯片构成的10倍分频器连接如下图所示： 一SET9ASET9BQACLRAQBCLRBQCCLKAODCLKB7490COUNTERrihz-将每一片芯片的输出端接在下一片7490芯片的输入端，就构成了下一个10倍分频器的电路

9、结构，每一片7490芯片都可以将通过上一片7490输出的信号再10分频，以此类推,就可以最终用8片7490将IOMKHZ的频率分到最后的0.IHZo最后将这8片7490合并成下面一片DIV8分频器。3.2.2选择控制端产生测频时基信号设计:组成选择控制端需要的原件为DIV8分频器、74153M数据选择器。这个模块比较简单，它主要功能就是选用DIV8分频然后通过74153M数据选择器，在KEYA和KEYB两个开关的控制下选择合理的采样时间。最后在输出端将其输出。合并后模块对应器件为：出莅面:!：KEYAY-7-HKEYB-?OSC；.；nsti.3.2.3测试可控分频调试电路器件选择:调试信号由

10、DIV8分频器、74160.74153M四选一数据选择器组成。作为一种一致频率的信号，输入到频率测试器中进行检测。它的大体设计思路如下图所示：CP量程选择按键多级十分频N 分 频在本实验中我将量程化简为两个档位调试信号输出A CP量程选择B、AJ根据如图所示的电路进行连接。同理也是它主要功能就是选用DIV8分频然后通过74153M数据选择器，在KEYA和KEYB两个开关的控制下选择合适的频率。在这个模块里74160虽然是10进制计数器，但是它起到的是分频的作用。74160由KEYC控制可以让DCBA置数端为0110或0010即经过74160的输出频率为原频率的四分之一或八分之一。合并后器件模块

11、如图:3.2.4单稳态触发电路的设计：数字单稳态电路的作用是输入选择采样时间的信号，并将其经过波形整形后转化为控制计数器清零的CR信号和控制锁存器存取的LD信号。如下图所示：采样定时、显示锁存、计数器清零的控制时序波形图（书上有错误）可以看到计数器清零信号是在技术锁存信号在高电平变成的低电平的瞬间完成的，于是我们用三片D触发器构成一个单稳态触发电路,构成产生锁存(LD)和清零(CR)的单稳触发电路如下图。如图所示：在M端输入脉冲信号，CP端输入脉冲控制信号，通过触发器后,Y端输出的信号为单稳态的暂态，是高电平，其脉冲宽度是CP脉冲的2倍。从图中可看到，LD和CR信号紧邻，且时间是CP的2倍，只

12、要CP的频率足够大，那么误差就可以足够小，即让我们实际的采样时间与理论值相差足够小。进行器件合并后得到。3.2.5计数锁存显示模块：3.2.5.1十进制计数器的设计：用一片74160将使能端ENT、ENP端接高电平无效，将脉冲CP端接CLK端,将清零(CR)脉冲信号接到CLRN端，做清零控制，将置位端LDN接高电平使其无效。再将QDQCQBQA做4位输出，读数D3C2BlAO即为842IBCD码。进位端RCO级联到下一片74160的使能端上。图为单片74160：4片74160串行级联效果图：在这里要注意到在这里RCO进位段接到下一片74160的时钟信号端时要接一个非门来保证这个进位从第一片74

13、160的9跳变到0时进位为不是从8跳变到9时就进位。合并后的74160级联计数器器件如图:74160ihuqtR一13.2.52锁存器的设计:采用两片74374保存我们计数器的测量值。按照课本上74374的功能表3.2.5.3四位动态扫描显示电路设计：DIV8分频器、74153M、74161、7490和自己编写的7seg小数点选择构成。原理分析：四位动态扫描显示电路采用开关控制数据的选择和扫描电路的扫描控制端，在扫描过程中，四个七段共阴极数码管依次显示数值，当扫描频率达到一定值时（实验中选用IKHz）,其变化和速度超过人眼的辨别范围，即可以看到数据显示在数码管上了，在这里我用的是二五十计数器7

14、490的QBQC端口。经过连接后的电路如下图:四个74153M连接到前面的锁存器的输出端口。再经过自编写模块如图:OrlN3qs6*789nEZEp-一二二二二二二二二二二二二二二；OolxxiloxxxlollxXoooiiioixxxioix，Io100oioioixiixxIolxixloxlolllloIlolxlilxxloloo，“，,，Xix100oixxxooxoo，一，XoixixiixixoioxxAAAAAAAA二二二二二二二二二一01010X010X0X010100X1001100X10011，00001X11000011X1OoooooooixxxixxiENDTABLE;连接到数码管上，这样实际上每个显示译码器输出是D3C3B3A3、D2C2B2A2.DicibiakDocoboaoO这四组数中对应的一组。在小数点显示的选择上自己编写了一个模块，这样在开关AB选择量程的同时也可以控制小数点的位数。SUBDESIGNXiaoshudian(BrA:input;dp,dpitdp2:output;