FPGA实验报告北航电气技术实验.docx

上传人:王** 文档编号:1439634 上传时间:2024-07-09 格式:DOCX 页数:26 大小:89.29KB
下载 相关 举报
FPGA实验报告北航电气技术实验.docx_第1页
第1页 / 共26页
FPGA实验报告北航电气技术实验.docx_第2页
第2页 / 共26页
FPGA实验报告北航电气技术实验.docx_第3页
第3页 / 共26页
FPGA实验报告北航电气技术实验.docx_第4页
第4页 / 共26页
FPGA实验报告北航电气技术实验.docx_第5页
第5页 / 共26页
FPGA实验报告北航电气技术实验.docx_第6页
第6页 / 共26页
FPGA实验报告北航电气技术实验.docx_第7页
第7页 / 共26页
FPGA实验报告北航电气技术实验.docx_第8页
第8页 / 共26页
FPGA实验报告北航电气技术实验.docx_第9页
第9页 / 共26页
FPGA实验报告北航电气技术实验.docx_第10页
第10页 / 共26页
亲,该文档总共26页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《FPGA实验报告北航电气技术实验.docx》由会员分享,可在线阅读,更多相关《FPGA实验报告北航电气技术实验.docx(26页珍藏版)》请在优知文库上搜索。

1、六、试验代码I四位二进制加法计数器(已修改)entitycount4isport(clk:instd_logic;-waishizhong.fpga_cx2_6!,st:inStdJogici-Hlpin-abl5q:outstd_logic_vector(3downto0);-led4-1end:architectureblofcount4issignalqI:sKl_logic_vcctor(3downtoO);beginProeCSS(Clk.rst)beginif(rst=O,)thcnif(clkeventandelk-)thenq1=q1-1;endif;elseql=llll;e

2、ndif;endprocess;q输入.,本设计选用的1.ED列扫描,汉子信号行输入的方式,显示完整汉字。图116X161.ED点阵图216X16点阵1.ED等效电路-,-浮索手手-(-;,-II.I.,二FF-F-/F-,.?TrtTnT二二列循环扫描,通过对每一列的扫描来完成对字母的现实,本设计为使列扫描符合视觉暂招要求,扫描频率至少大于l6X8=128Hz,周期小于78ms,以此绐人以连续的感觉。2汉字的信息储存用动态分时扫描技术使1.ED点阵模块显示图像,须要进行两步工作。第一步是在程序中建立汉字数据库。其次步是在扫描模块的限制下,协作列扫描的次序正确地输出这些数据.获得图像数据的步骤

3、是,先将要显示的每一幅图像画在一个如(图3)所示的被分成1616共256个小方格的矩形框中,再在有箔划卜落处的小方格里填上“I”,无笔划处填上“0”,这样就形成了与这个汉字所对应的二进制数据在该矩形框上的分布,汉字取模可由专用软件进行。aaaaaaaaaaaa图316*16点阵显示模块由于本试脸箱为从右至左依次对应XNX)列到1111列,从下至上为最高位到最低位,于平常习惯的认字方向相反,所以留意在逐列扫描的设计中要对字取“反模”。例如要在右边起笫2列的从上到下数2、4、6、8行亮,则列编号为0001、行输入为00000000IOIOlOl(T就可以实现了。3延时环节为使汉字不断地循环显示,并

4、且使每个汉子显示后停留,就须要在中间加肯定的延时和循环环节。在这一环节中,可以通过修改每个显示和停留周期包含的总时钟脉冲数值来限制每个字的显示时间,运用状态机设计方法绐四个汉字对应的不同输入状态进行编码,即可使汉字依次清楚显示。三、试验设备1可编程逻辑试骁箱EP3C55F4S4C8台(包含16161.ED点阵组等)2计郛机及开发软件QUarIUS【I一台套四、调试步骤1建立工程,命名为Iedgi616.建立VHD1.程序文件命名为IedI616grq.vhd,2依据第六部分原程序输入代码,并按所示表格绑定管脚。编写程序及绑定管脚时时留意其次部分中所叙述的扫描显示依次以及对应取反字模的方法。3编

5、译无误后开启试验箱,生成sof传输文件并下教至试验箱,确保运行模式为1,且CPR1.-Sw拨码开关为“00XX”。4视察试验箱上现象,通过改接不同频率的脉冲输入管脚或变更每个字符停留周期包含的总脉冲数来保证在足够快的扫描频率与大约每个字大约秒多的足够停留时间,并查看是否有“离山仰止”四字依次有停顿的清楚的循环显示。五、试验现象当时钟输入线接FRQH_Q2(3()OOOOOHz)管脚时,设定每个周期为5()O(X)OO个脉冲时,实现“高山仰止”在16I61.ED点阵上清楚循环显示。六、试验代码Iibrarjieee;useieee.NdOgiC_1164.all;useieee.sidjlogi

6、c_unsigned.alI;entityIedl6l6grisport(clk:insldogic;一时钟data:outstdOgiJVCCtOrd5downloO);彳了输入addrs:outSldJogiJveCtor(3downto0):“列地址endIcdl6l6grq;architecturechw_arcofIedl6l6grqissignalfenpin:std_logic_vector(1downto0);-分频信号signalad:std_logic_vcctor(3downto0):“地址中转信号beginProCeSS(Ck)-产生个大约IS的分频信号模块variab

7、lecnt:integer:=O;variabletinp:sid_logic_vector(IdowntoO);beginifclkeventandelk-thenifcnl5(X)0000thencnc=cn(+l;elsecnt:=O;iftnp=11thentmpz=(X)w;elsetinp:=tmp+l;endif;endif;endif;fc11pin=lmp;endprocess;ProCeSS(CIk)-送16位地址程序variablejs:integer:=。:variablecnt:sid_logic_veetor(3downtoO);beginifclkcvcntand

8、clk=thenifjs100(X)thenjs:=js+l:elsejs:=0;ifcnt=1lllthenCnc=-(XXX);dscc11C=cn(+l;endif;endif;endif;adeaseadis-高的字模when(XXX)=datadata0402when1100=datadatadatanu1l;endcaie;when0l=山的字模easeadiswhen,000()=datadatadatadatav=0000000000000000”;-OoOowhen,1111=datanul:endcase:when1()=caseadiswhen-O(Xxr=datadat

9、adata-(04when0110=data-(X)(X)whenIOl(=databOOO()OOOOOOOOOOOO”.OoOOwhen1011=datadata-(X)60when-IIl()=Xlatadatanull;endcase;when11,=caseadiswhenOOO(r=datanul:endcase:whenothers=null;endcase:endprocess;addrsIXJSUndMdKAl4WW产5Y(U)mmsCMMp?Nltf(dr三三s三305=33t3t3J3Gt.:,R.5R.5E.5R,mt:Q4t,ARcMCMjtOJUtQ9ut,83w.pwj*.R7pIMJKPW.C1511HJ11F.C13闭身m平网/5“8mWJOZJv(deA)!Xv(deA)v(de)2SYfcJJe)oeJt)XSY(de)XSY(de)Z5(fefM)Z5Y(de)15(defM)ZSY(def*Jl)Z5V(dH*

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 工学

copyright@ 2008-2023 yzwku网站版权所有

经营许可证编号:宁ICP备2022001189号-2

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!