第3章数字电路1.ppt

《第3章数字电路1.ppt》由会员分享，可在线阅读，更多相关《第3章数字电路1.ppt（46页珍藏版）》请在优知文库上搜索。

1、2023-11-151学习要求：学习要求：掌握有关数字电路电气方面的基础知识，以便构建出符合实际要求的电路和系统：1.CMOS电路的稳态特性；2.CMOS电路的动态特性；3.CMOS电路的输入/输出结构。第第3 3章章 数字电路数字电路2023-11-152习题习题 完成习题15(13)，16(14)，17(15)，21(19)，37(36)，59，61，92。第第3 3章章 数字电路（续）数字电路（续）2023-11-153l 设计与制造一个模拟电路是困难的，而对数字电路则不然。3.1 3.1 逻辑信号与门电路逻辑信号与门电路l 数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世界的

2、缺陷。l 通过采用开关代数、表及其他抽象方法来描述电路中简单的0和1运算，对数字逻辑电路进行功能上的分析与设计。2023-11-154l 低电平：代数上表示低电压范围的信号，常解释为逻辑0；3.1 3.1 逻辑信号与门电路逻辑信号与门电路l 高电平：代数上表示高电压范围的信号，常解释为逻辑1。l 用0对应低、1对应高称为正逻辑;l 用1对应低、0对应高称为负逻辑（不太常用）。l 由于在很大范围内的物理值被表示为同一个二进制值，所以数字逻辑能够大大避免元件和电源的变化以及噪声的影响。l 电路可将“微弱”信号再生为“强”信号，使数字信号能够在不损失任何信息的情况下，可以传输任意远的距离。2023-

3、11-1553.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）2023-11-156l 输出只依赖于当前输入的逻辑电路称为组合逻辑电路，其运算操作可由真值表完全描述。3.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）2023-11-157l 输出不仅依赖于当前输入、还依赖于过去输入，这种有记忆的电路称为时序电路。时序电路的特性可由状态表或状态图来描述。状态表列出了电路的输出和下一状态，而此时的输出和状态是当前状态和输入的函数。3.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）000110111/0 x/z0/00/00/01/01/10/01/0次态/输出0 00

4、 11 11 0现 态 y2 y1 x=0 x=100/110/000/000/001/001/001/001/12023-11-158l简单逻辑门电路3.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）2023-11-159l复合逻辑门电路 复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用的复合门有与非门，或非门、与或非门和异或门等。3.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）2023-11-1510l 一个简单电路3.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）YXZYXF 2023-11-1511l 定时图：表示电路如何对变化的输入信号产

5、生响应。l 逻辑信号在0和1之间的变化不是立即发生的；l 输出对输入变化的响应会有一点延迟。3.1 3.1 逻辑信号与门电路（续）逻辑信号与门电路（续）2023-11-1512l 逻辑系列（logic family）：一些不同的集成电路芯片的集合，这些芯片有类似的输入、输出及内部电路特征，但逻辑功能不同。3.2 3.2 逻辑系列逻辑系列l 同一系列的芯片可通过互连实现任意逻辑功能。l 不同系列的芯片可能不匹配，它们可能采用不同的电源电压，或以不同的输入、输出条件来代表逻辑值。因此，它们可能不能直接互连。l 最成功的系列l 晶体管-晶体管逻辑（transistor-transistor logi

6、c，TTL）；l CMOS逻辑（complementary MOS）。2023-11-1513l CMOS逻辑电平3.3 CMOS3.3 CMOS逻辑逻辑2023-11-1514l MOS晶体管3.3 CMOS3.3 CMOS逻辑（续）逻辑（续）l 电阻特别大，断开状态；l 电阻特别小，导通状态。l 栅极与其它极之间电阻极大，电流很小，称为漏电流。通过电容耦合。2023-11-1515l CMOS反相器3.3 CMOS3.3 CMOS逻辑（续）逻辑（续）VinVoutVdd=+5.0VQ2 p沟道Q1 n沟道INOUTl CMOS反相器的开关模型（p.62）HONOFFL2023-11-151

7、6l CMOS“与非门”3.3 CMOS3.3 CMOS逻辑（续）逻辑（续）LOFFONLOFFONH2023-11-1517l CMOS“或非门”3.3 CMOS3.3 CMOS逻辑（续）逻辑（续）l CMOS“与非门”比“或非门”速度快LLOFFONOFFONH2023-11-15183.3 CMOS3.3 CMOS逻辑（续）逻辑（续）l 扇入（fan-in）：在特定的逻辑系列中，门电路所具有的输入端的数目，被称为该逻辑系列的扇入（系数）。2023-11-15193.3 CMOS3.3 CMOS逻辑（续）逻辑（续）l 非反相门l 逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体管数

8、目来设计非反相门电路是不可能的。l CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门连接组成。2023-11-15203.3 CMOS3.3 CMOS逻辑（续）逻辑（续）l 与或非门和或与非门2023-11-15213.5 CMOS3.5 CMOS电路的稳态电气特性电路的稳态电气特性l 根据右图，可定义小于2.4伏的电压为CMOS低输入电平，而大于2.6伏的电压为高输入电平。l 仅当输入在2.4伏和2.6伏之间时，反相器产生非逻辑输出电压。l 工程实践表明，对低态和高态，应采用更为保守的规格。2023-11-15223.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电

9、气特性（续）l VOHmin 输出为高态时的最小输出电压。l VOLmax 输出为低态时的最大输出电压。l VIHmin 能保证被识别为高态时的最小输入电压。l VILmax 能保证被识别为低态时的最大输入电压。l VCC：典型5.0V10%VCC 0.1伏 地+0.1伏 0.7VCC 0.3VCCl 直流噪声容限：一种对噪声大小的度量，表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值。2023-11-15233.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）HC系列CMOS的直流噪声容限：假设VCC=4.5V低态直流噪声容限=VILmax-VOLmax=

10、1.35 V-0.1 V=1.25 V高态直流噪声容限=VOHmin-VIHmin =4.4v-3.15v=1.25V 通常，驱动其他CMOS输入时，CMOS输出的直流噪声容限都非常好。2023-11-15243.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）3.5.2 3.5.2 带电阻性负载的电路特性带电阻性负载的电路特性 当CMOS电路输出端与电阻性负载相连时，输出特性非理想 在任一逻辑状态下，CMOS“导通”输出晶体管存在非零电阻，而与输出端相连的负载就在该电阻上产生电压降l 低态时，输出电压可能高于0.1 Vl 高态时，输出电压可能低于4.4 V2023

11、-11-15253.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）l IOLmax 输出低态且仍能维持输出电压不大于VOLmax时，输出端能吸收的最大电流，又称为最大灌电流。l IOHmax 输出高态且仍能维持输出电压不小于VOHmin时，输出端可提供的最大电流，又称最大拉电流。l 无论高态还是低态，输出结构自己都只消耗很小的电流。实际上是给出各种输出状态（高态或低态）下的最大负载，并确保该负载下最坏情况的输出电压。负载以电流的形式给出：2023-11-15263.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）2023-11-1527

12、3.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）l 若输入电压不是非常接近于供电轨道，则“导通”或“断开”都不会彻底，输出电压将偏离供电轨道，其功耗大大增加。l 若TTL输出或其他非理想逻辑信号与CMOS输入相连，或TTL输入或其他电阻性负载与CMOS输出相连，则CMOS输出所消耗的功率都会增加。3.5.3 3.5.3 非理想输入时的电路特性非理想输入时的电路特性2023-11-15283.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）l 扇出：门电路在不超出其最坏情况负载规格的条件下，能驱动的输入端个数。l 扇出不仅依赖于输出端的

13、特性，还依赖于它驱动的输入端的特性。l 扇出（直流）的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。门电路的总扇出是高态扇出和低态扇出中的较小值。假设驱动CMOS输入的HC系列CMOS电路,其最大低态输出电流为20A,最大高态输出电流为-20A,而任何状态下HC系列CMOS电路的最大输入电流为1A,试求其总扇出.高态扇出=20/1=20 低态扇出=20/1=20 总扇出=20l 交流扇出：输出端对寄生电容的充放电能力，但很难能像直流扇出那样精确地计算出来。当关心速度损失时则必须考虑它。2023-11-15293.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（

14、续）l 当输出负载大于它的扇出能力时：l 输出低态时，输出电压可能高于VOLmax；l 输出高态时，输出电压可能低于VOHmin；l 输出传输延迟可能大于规格说明的延迟值；l 输出的上升和下降时间可能大于规格说明的值；l 器件工作温度可能升高，从而降低其可靠性，最终引起器件失效。l 不用的输入端：绝不能悬空。2023-11-15303.5 CMOS3.5 CMOS电路的稳态电气特性（续）电路的稳态电气特性（续）l 电流尖峰和去耦电容器l 保护CMOS电路l 用能导电的包装纸、管子或塑料来进行包装；l 处理CMOS器件之前，接触一下电源的接地金属或其他接地源；l 电路制作者或技师们工作时，身体上

15、不能积聚静电；l 输入电压不能超出供电电压范围；l 采用单独电源的系统或子系统的输出来驱动时，要先接通CMOS电路的电源，然后才能接输入信号。CMOS输出在低态和高态之间转换时,电流通过半导通的P沟道和N沟道晶体管从VCC流到地,其持续时间很短,称为电流尖峰。解决办法：在VCC与地之间添加去耦电容器。2023-11-15313.6 CMOS3.6 CMOS电路的动态电气特性电路的动态电气特性l CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性，即输出端在不同状态间转换时电路的行为。l 速度 CMOS 电路的输出在低/高电压之间转换的速度，依赖于器件的内部结构及它要驱动的其他器件

16、的特性，甚至受到与输出相连的连线或印制电路板上的线迹的影响，它取决于两个特性：转换时间和传播延迟。2023-11-15323.6 CMOS3.6 CMOS电路的动态电气特性电路的动态电气特性l 转换时间：逻辑电路的输出从一种状态变为另一种状态所需的时间。l 上升时间tr：输出从低态到高态的转换时间。l 下降时间tf：输出从高态到低态的转换时间。l 上升时间通常比下降时间长，与晶体管的“导通”电阻和负载电容有关。l 可用时间常数来进行估计2023-11-15333.6 CMOS3.6 CMOS电路的动态电气特性（续）电路的动态电气特性（续）l 传播延迟：指从输入信号变化到输出信号产生相应变化所需的时间。l 最大上升或下降时间2023-11-15343.6 CMOS3.6 CMOS电路的动态电气特性（续）电路的动态电气特性（续）l 静态功耗输出不变时的CMOS电路功率损耗（很小）l 交流开关功耗l 总动态功耗 PD=PT+PLl 动态功耗是主要部分l 直流开关功耗2023-11-15353.7 3.7 其他其他CMOSCMOS输入和输出结构输入和输出结构l 传输门一对p沟道和n沟道晶体管连