数字逻辑设计习题参考答案.docx

《数字逻辑设计习题参考答案.docx》由会员分享，可在线阅读，更多相关《数字逻辑设计习题参考答案.docx（13页珍藏版）》请在优知文库上搜索。

1、第6章时序逻辑电路61从概念，结构和功能描述等几个方面简述时序逻辑电路和组合逻辑电路的不同。概念：组合逻辑电路在任一时刻的输出仅由该时刻的输入决定，而与过去的状态无关，电路无记忆功能。时序逻辑电路任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。结构：组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。时序逻辑电路由组合逻辑电路和存储电路组成，输出和输入之间有反馈。存储电路一般由触发器构成。功能描述：组合逻辑电路一般用逻辑图、逻辑表达式和真值表描述。时序逻辑一般用逻辑图、逻辑方程式（状态方程、输出方程、驱动方程）、状态转换表、状态转换图和时序图来描述。62作出与表1所示

2、状态表对应的状态图。去I状志现态y.zyi表次态*输出工LS.M二.HAB/0B/0AB/0BB/0C/IA/0D/1CdoB/0D/0A/0DVoA/1C/0C/063用边沿触发D触发器和与非门设计一个三位右移寄存器，用一控制端X控制，当X=O时能串行输入新数据D/,当X=1时具有自循环功能。00xX01IXX11XXXX10XX根据给出的状态转出可得卡诺图。化简得L Q, Q q=Q_+Q364完成下列设计：1 .画出用J-K触发器实现的四位右移寄存器的逻辑图（数据向高位移位定义为右移,寄存器的输出设Q4为高位。2 .用上述四位右移寄存器实现下列计数器，写出设计步骤，画出逻辑图。CPQQQ

3、Q1234OOOOO110002010031010401015001060001答：由题意知，计数器是由右移寄存器实现的，所以只要确定第一个JK触发器的驱动方程70000即可。6-5用一片74LS161和必要的门电路构成一个可控计数器。当控制端C=I时，实现八进制计数；C=O时，实现四进制数。答:本题由多种解法，即可以采用置数法，也可以采用复位法。下图为采用进位输出置数法实现的一种方法。将控制端C加在置数端，当C=I时，置数端为IOo0,当C=O时，置数端为II00。进位位接置数控制端，一旦计数值为1111,则下一个脉冲来时产生进位位使置数控制端有效，计数值变为置数值。（设计过程略）,Illl

4、JEPq0qiq2q3C1et74LS161cpTdDoDiD2D3LD-6-6分析图6.6所示计数器电路。1 .画出状态转化图，指出是儿进制计数器；2 .验证该计数器能否自启动，如果不能请修改电路，使之能自启动。图6.6答：根据逻辑图可以写出各个触发器的驱动方程和特征方程（略），将驱动方程带入特征方程，可得状态方程：q：+=Q;Q：+QQ;Qn+1QnQnQnQ11QnQnQn1-QnQnQn+QnQnQn由状态方程可以列出状态转换表（略），根据状态转换表可得状态转换图如下：、由状态转换图可知，该电路为五进制计数器，不能自启动。修改电路，使其能自启动。可用次态卡诺图的方法，修改（M）O/00

5、1/010的次态使其能够进入到有效循环，可将该三个状态的次态变为100,画出次态卡诺图如下：由卡诺图可得状态方程（略），将状态方程和JK触发器的驱动方程比较可得：只需将原电路图中FF2的J端改接“1”即可。67电路如图.7(a)所示，假设初始状态QQf0o=OOO1 .试分析由FFl和FFo构成的是几进制计数器；2 .说明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图和CP作用下的波形图。CP-wQIIiii0-图6.7(b)答：1、由丐和巴构成的是3进制计数器2.整个电路为6进制计数器。根据逻辑图可以写出各个触发器的驱动方程和特征方程(略)，将驱动方程带入特征方程，可得状态方程

6、：Q；+LQn-QnQn+I=QnQn101Q+l-QnCP.CP;Q*；根据状态方程可得状态转换表Q.QnQnCPQlQn+1Q11+1Qn+1000；001001:f010010;；1001OO1O11O1;f11O11O，*OOOO11，9100111，000根据状态转换表可得状态转换图及波形图如下:Hep d CQbQaRDCBALet74LS161g.Trprrr100分析蓊：根据逻辑图可以写出各个触发器的驱动方翻特征方程（略），将驱动方程带入特征程，可得状态方程：QmQn,Qn+Qn-Qn01020Qn+1QnQn+1Q根据状态方程可得状U换表（略），画出状态转换图QQQn、?6其

7、功能为能够自启动的五进制计数器69分析图6.9所示由74LS161构成的电路。I.画出完整的状态转换图；2画出q相对于。的波形，说明是几分频，的Od的占空比（指的是高电平所占的时间比率）是多少？It1ItQQILlLJT-L图答：该图是预置数可变的计数器，即置数端有个，一个是Olo0,一个是1100。其状态转换图如下：C吟QbPI74LS：图6.131、波形图略，状态转换图如下:答：该电路为10进制计数器，能够自启动。状态图中无效状态略。QQQQ/、一尸、广、000000010010001101001I11J10111010100110002、该编码为5421码。3、该编码为先偶数再奇数的编码

8、方式，状态转换图如下:Q1QnQnQll嬴/。一OOOO -0010OOllT 0001614图5.14为由集成异步计数器74LS90、74LS93构成的电路，试分别说明它们是多少进制的计数器。（74LS90功能与74LS290完全相同；74LS93相关资料请自己查找。）CPqq.74LS90cpoSSRRCPPPPPbed74LS93R图 6. 14 (a)图 6.14 (b)DQ-CPT; PR.CP74LS90SSRR 9112CP bed74LS93CP -RX图6.14 (C)图6.14 (d)CP图6.14(e)答：图a为三进制计数器；图b为四进制计数器；图C为七进制计数器；图d为十二进制计数器；图e为37进制计数器。