数字电路教案-阎石-第四章.docx

《数字电路教案-阎石-第四章.docx》由会员分享，可在线阅读，更多相关《数字电路教案-阎石-第四章.docx（7页珍藏版）》请在优知文库上搜索。

1、第四章.触发器4.1.概述4.2.触发器的电路结构及动作特点4.2.1.根本RS触发器的电路结构与动作特点RD Sd-Q-QRS0高电平有效二.动作特点： 例4.2.2.同步RS触发器的电路结构与动作特点二.动作特点:讲例4.2.3.主从触发器的电路结构与动作特点一.电路结构与工作原理图见书P192必须指出，主从触发器，无论是R-S型还是J-K型，都必须使CP高电平期间逻辑输入保持不变，否那么会出现逻辑错误。我们知道，从触发器的状态，也就是整个触发器的状态，决定于CP负跳变时主触发器的状态。而在CP高电平期间，主触发器一直是翻开的。粗略看来，主触发器的最后状态（CP即将负跳变时的状态）应决定于

2、当时的逻辑输入，而与以前的逻辑输入无关，因此，CP高电平时，逻辑输入有变化，字要接近CP负沿期间正确即可。其实不然，下面举例说明。以TK为例。假定CP正沿到来之前，T=O,K=I,而且主触发器和从触发器都是0状态，即Q=0,O=Io那么，但CP正沿到来时，因为G7,Gg的输出都是1,所以主触发器的状态保持0不变。但是，如果T端受到正脉冲干扰，使在一段时间里暂时变成了J=K=1,那么由于CP仍处于高电平，主触发器将被置Io伺候，即使T仍变回低电平，但由于Gg输入端有Q的低电平封锁，使Gg输出不变，因而主触发器的状态的保持在1状态上。当CP负沿到来时，将使从触发器也置Io可见主触发器在CP高电平期

3、间只能翻转一次，一旦翻转之后，无论J，K状态再怎样改变，也不可能再翻转回来。这种现象叫一次翻转。一次翻转现象降低了主从JK触发器的抗干扰能力。对于主从RS触发器，显然不存在CP高电平期间只能翻转一次的问题，但受到干扰时，同样会造成逻辑错误，例如主从触发器的状态都是O,CP正沿到来时，S=R=O,如果CP高电平期间，S,R不受干扰，触发器的状态仍为0。但如果S受到正脉冲干扰，短时间内出现S=l,R=O的情况，那么主触发器置1。以后即使S再回到0,主触发器将保持1不变，到CP负沿到来时，从触发器也置1。这说明干扰信号造成了持续性错误。4.2.4,边沿触发器的电路结构与动作特点利用CMOS传输门的边

4、沿触发器（不讲了）一.维持阻塞触发器（只讲D触发器）在书中图4。2。17中，如果没有、线电路可简化为由同步RS触发器直接转换成D触发器，也就是D型锁存器。前面已经说到，这个触发器是存在容翻问题。因此我们的主要任务就是分析、这三条线的作用。当CP=O时，G3、Git都被封锁，对GG2构成的根本E）-触发器（P187表4.2.2）来说，是6）=瓦）=1,输出保持原状态不变（CP=O时，G3=G4=I）,也就是说，D的状态对触发器无影响，、这三条线不起作用。当CP由0变成1时，要分别讨论D=0,D=I两种情况。D=0,G5=0,G6=1f时,G4=G3GfiCP=111=0D=LG5=1,G6=Of

5、7G3=G5CP=LJ=O当D=O时，G3=G4=I（CP=OB寸），G3=G5CP=1,G4=G6G3CP=O由于Gq的输出是G,G2组成的的根本R,S）触发器的置0端，因此我们把G6称为触发器的置0通道。类似地，把G3,称为触发器的置1通道。将置。通道单独画出来，如下列图a所示。实际上这是一个根本亍。触发器,通过这条线,可以将电路分别锁定在1,0两种状态。如果D=O,G3=I(CP=O时G=l)线为1,那么Gil输出0,即使D以后再由0变为1,由于线的反应锁定作用，G4的输出仍能保持0不变。同时线也可靠地输出1信号。(置。维持线，置1阻塞线)SL(b)置1通道将置1通道单独画出，如图b示。

6、它也是一个根木RdSd触发器，当置0通道锁定在0状态输出时，线的1信号使G3的输出也锁定在1状态，线的1状态保持不变，G3的输出也就保持1不变。同时，线的1状态不变，反过来不会影响置。通道输出的0信号。总之，D=O使，置。通道输出0,置1通道输出1,使G,G2组成的A。9。触发器的置0,即整个触发器置0。上述分析说明，对触发器置0,只要求在CP的正沿附近D=O即可，而在CP高电平期间，即使D由0变为1,也不会影响触发器的输出状态。当D=I时，假设CP由0变为1,CP=O时，G3=1。D=I时，G6=D-G4=1-1=0,G5=G3G6=l,当CP,G3=G5CP=11=0,G4CP=Io对置0

7、通道来说，由于CP尚未变1之前输出1(因为CP=O时，G4=I),因此它暂时锁定在1状态输出。但这种锁定是不可靠的，只要D变为0,置0通道完全可能锁定在0状态输出上。我们暂时把这个问题搁置在一边，转而讨论置1通道的情况。当CP刚由0变为1,置。通道暂时锁定在1状态输出时，线为O状态,它加在置1通道的Gs输入端，使置1通道可靠地锁定在0状态输出。（G3=0,G2又加在G5的输入端）所谓可靠是指即使此后D由1变为0,使线变为1状态，也不会影响置1通道的0状态输出。置1通道的可靠0信号，为G2构成的根本瓦,另触发器置1提供了一个条件，它还需要具备的另一个条件是置。通道输出1信号。但前已述及，置0通道

8、只是暂时锁定在1状态输出。而使置。通道可靠地输出1,还要通过线实现。线从G3输出端引出，它以可靠的0信号加在G4的输入端，使Gil被封锁，从而Git被强制在1状态输出。总之CP由0变为1时，只要D短暂时间为1,使置1通道锁定在0状态，以后，即使D变为0,也不会影响置1通道的输出状态。而置1通道的0状态又保证了置0通道的1状态输出不受D的影响。归纳起来，这种电路结构保证了触发器只在CP正沿时才能翻转。状态的去向取决于正沿附近逻辑输入D的状态：D=O,触发器置0,D=I,触发器置1。而且，CP高电平期间D的变化不会引起输出状态的变化。因此这是一个无空翻的D型触发器。从以上分析中，可以三条线在克服空

9、翻中所起的主要作用。如果CP正沿时，D=O,线使置D通道在CP高电平期间始终维持在0输出，给G,G2根本触发器提供了有效的置0信号。因此线称为置0维持线。如果CP正沿时，D=I,线使置1通道在CP高电平期间始终维持在0输出，给G,G2根本触发器提供了有效的置1信号，因此线称为置1维持线。而线保证置1通道输出0时，置0通道被阻塞后，不受D变化的影响，始终输出1,因此它被称为置0阻塞线。正是以上的维持线和阻塞线使触发器得以克服空翻，维持一一阻塞触发器也由此得名。4.3.触发器的逻辑功能及其描述方法4. 3.X.触发器按逻辑功能的分类-.RS触发器二.TK触发器三.T触发器四D触发器4.3.2.触发

10、器的电路结构和逻辑功能的关系4.3.3.触发器逻辑功能的转换-.JK触发器转换为其他逻辑功能触发器的方法1.从JK到D的转换：JK的特性方程：Qe=JQn+KQnD的特性方程：O=O为了将JK用D来表示，需要将D触发器的特性方程稍作变换即Q,+d(Qn+Qn)=DQ,t+DQn将上式与JK触发器的特性方程比照后可知，假设令J=D,K=D,便能得到D触发器，转换电路见下列图CP2.从JK到RS的转换QZ=S+RQn=S(Q+逑)+RQn=SQn+SRQn比拟之后，用：J=S,K=立即可实现RS触发器的功能利用约束条件SR=0,将上式进一步化简：J=S,K=SR+SR=R3.JK到T、厂的转换Qe=TQn+TQn,可见只要J=K=T即可，F,J=Q=I触发器转换为其他逻辑功能触发器的方法1 .到JK的转换D的特性方程为DJK的特性方程为QZ=+KQn.D=JQnKQn转换电路CLCP2 .到RS的转换3 .D到T、T转换D=TQn+TQn=TQTf,D=Qn4 .4.触发器的动态特性本章小结：作业：4.3,4.11,4.13,4.14,4.15