计算机三级考试《嵌入式系统开发技术》复习要点.docx

《计算机三级考试《嵌入式系统开发技术》复习要点.docx》由会员分享，可在线阅读，更多相关《计算机三级考试《嵌入式系统开发技术》复习要点.docx（9页珍藏版）》请在优知文库上搜索。

1、计算机三级考试嵌入式系统开发技术复习要点以下是对文章进行润色改写的结果：1 .嵌入式系统的定义定义：嵌入式系统是以应用为中心,以计算机技术为基础的专用计算机系统。它具有软硬件可裁剪的特点,能够满足应用系统对功能、可靠性、成本、体积和功耗等方面的严格要求。2 2)IP核模块有行为、结构和物理三个不同层面的设计。根据描述功能行为的方式不同,可以将其分为软核、固核和硬核三类。2 .嵌入式系统的组成(I)硬件层:包括嵌入式微处理器、存储器、通用设备接口和I/O接口等。其中,嵌入式核心模块由微处理器、电源电路、时钟电路和存储器CaChe组成。CaChe位于主存和嵌入式微处理器内核之间,用于存放最近使用的

2、程序代码和数据,以减小存储器访问瓶颈,提高处理速度。(2)中间层(也称为硬件抽象层HA1.或板级支持包BSP):它将系统上层软件和底层硬件分离开来,使上层软件开发人员无需关注底层硬件的具体情况,只需根据BSP层提供的接口进行开发。BSP具有硬件相关性和操作系统相关性两个特点。设计完整的BSP需要完成硬件初始化和设备驱动程序设计两部分工作。(3)系统软件层：由RTOS,文件系统、GUI、网络系统及通用组件模块组成。RTOS是嵌入式应用软件的基础和开发平台。(4)应用软件层：由基于实时系统开发的应用程序组成。3 .实时系统(I)定义：实时系统是能在指定或确定的时间内完成系统功能,并对外部或内部、同

3、步或异步事件做出响应的系统。(2)区别:通用系统主要追求平均响应时间和用户使用方便,而实时系统主要考虑在最坏情况下的系统行为。(3)特点：时间约束性、可预测性、可靠性、与外部环境的交互性。(4)硬实时(强实时):应用的时间需求必须得到完全满足,否则会造成重大安全事故、生命财产损失和生态破坏,如航天、军事系统。(6)任务的约束包括：时间约束、资源约束、执行顺序约束和性能约束。4、实时系统的调度(I)调度：给定一组实时任务和系统资源，确定每个任务何时何地执行的整个过程。(2)抢占式调度：通常是优先级驱动的调度，如UCoS。优点是实时性好、反应快，调度算法相对简单，可以保证高优先级任务的时间约束;缺

4、点是上下文切换多。(3)非抢占式调度：通常是按时间片分配的调度，不允许任务在执行期间被中断，任务一旦占用处理器就必须执行完毕或自愿放弃,如WinCE0优点是上下文切换少;缺点是处理器有效资源利用率低,可调度性不好。(4)静态表驱动策略：系统在运行前根据各任务的时间约束及关联关系，采用某种搜索策略生成一张运行时刻表，指明各任务的起始运行时刻及运行时间。(5)优先级驱动策略：按照任务优先级的高低确定任务的执行顺序。(6)实时任务分类：周期任务、偶发任务、非周期任务。(7)实时系统的通用结构模型：数据采集任务实现传感器数据的采集，数据处理任务处理采集的数据、并将加工后的数据送到执行机构管理任务控制机

5、构执行。5、嵌入式微处理器体系结构(I)冯诺依变结构：程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址及数据总线，程序和数据的宽度相同。例如：8086、ARM7、MIPS.(2)哈佛结构：程序和数据是两个相互独立的存储器，每个存储器独立编址、独立访问，是一种将程序存储和数据存储分开的存储器结构。例如:AVR,ARM9、ARM1.O.(3)CISC与RISC的特点比较(参照教程22页)。计算机执行程序所需要的时间P可以用下面公式计算：P=IXCP1.XTI：高级语言程序编译后在机器上运行的指令数。CPI：为执行每条指令所需要的平均周期数。T

6、：每个机器周期的时间。(4)流水线的思想：在CPU中把一条指令的串行执行过程变为若干指令的子过程在CPU中重叠执行。(5)流水线的指标：吞吐率：单位时间里流水线处理机流出的结果数。如果流水线的子过程所用时间不样长，则赤吐率应为最长子过程的倒数。建立时间：流水线开始工作到达最大吞吐率的时间。若m个子过程所用时间一样，均为3则建立时间T=mt(6)信息存储的字节顺序A、存储器单位：字节(8位)B、字长决定了微处理器的寻址能力，即虚拟地址空间的大小。C、32位微处理器的虚拟地址空间位232,即4GB。D、小端字节顺序：低字节布内存低地址处，高字节在内存高地址处。E、大端字节顺序：高字节在内存低地址处

7、，低字节在内存高地址处。F、网络设备的存储顺序问题取决于OS1.模型底层中的数据链路层。6、逻辑电路基础(1)根据电路是否具有存储功能，将逻辑电路划分为：组合逻辑电路和时序逻辑电路。(2)组合逻辑电路：电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前电路的状态无关。常用的逻辑电路有译码器和多路选择器等。(3)时序逻辑电路：电路任时刻的输出不仅与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序电路中必须包含记忆元件。触发器是构成时序逻辑电路的基础。常用的时序逻辑电路有寄存器和计数器等。(4)真值表、布尔代数、摩根定律、门电路的概念。(5)NOR(或非)和NAND(与非

8、)的门电路称为全能门电路，可以实现任何一种逻辑函数。(6)译码器：多输入多输出的组合逻辑网络。每输入一个n位的二进制代码，在m个输出端中最多有一个有效。当m=2n是，为全译码;当m2n时，为部分译码。(7)由于集成电路的高电平输出电流小，而低电平输出电流相对比较大，采用集成门电路直接驱动1.ED时，较多采用低电平驱动方式。液晶七段字符显示器1.CD利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。(8)时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态合适更新。同步是时钟控制系统中的主要制约条件。(9)在选用触发器的时候，触发方式是必须考虑的因素。触发方式有两种：电平触发方式：具有结构简单的有点，常用来组成暂存器。边沿触发方式：具有很强的抗数据端干扰能力，常用来组成寄存器、计数器等。