EDA课程设计洗衣机控制器.docx

《EDA课程设计洗衣机控制器.docx》由会员分享，可在线阅读，更多相关《EDA课程设计洗衣机控制器.docx（21页珍藏版）》请在优知文库上搜索。

1、东北石油大学课程设计课程EDA技术课程设计题目洗衣机限制器院系电子科学学院专业班级电子信息工程学生姓名学生学号指导老师东北石油高校课程设计任务书课程EDA技术课程设计题目洗衣机限制器专业_电子信息工程姓名学号主要内容、基本要求、主要参考资料等主要内容：设计一个洗衣机限制器，要求洗衣机有正转、反转、暂停三种状态。设定洗衣机的工作时间，要洗衣机在工作时间内完成：定时启动正转20秒暂停10秒反转20秒暂停10秒定时未到回到“正转20秒暂停10秒”，定时到则停止，同时发出提示音。基本要求：1、设计一个电子定时器，限制洗衣机作如下运转：定时启动正转20秒暂停10秒反转20秒暂停10秒定时未到回到“正转2

2、0秒暂停10秒”，定时到则停止；2、若定时到，则停机发出音响信号；3、用两个数码管显示洗涤的预置时间（分钟数），按倒计时方式对洗涤过程作计时显示，直到时间到停机：洗涤过程由“起先”信号起先：4、三只1.ED灯表示“正转”、“反转”、“暂停”三个状态。主要参考资料：1潘松著.EDA技术好用教程（其次版）.北京：科学出版社,2019.2康华光主编.电子技术基础模拟部分.北京：高教出版社,2019.3阎石主编.数字电子技术基础.北京:高教出版社,2019.完成朋限一2019.3.Z指导老师-专业负责人2014年3月3口一、设计思想1 .基本原理洗衣机限制器的设计主要是定时器的设汁。由一片FPGA和外

3、国电路构成了电器限制部分。FPGA接收键盘的限制吩咐，限制洗衣机的进水、排水、水位和洗衣机的工作状态、并限制显示工作状态以及设定直流电机速度、正反转限制、制动限制、起停限制和运动状态限制。对芯片的编程采纳模块化的VHD1.（硬件描述语言）进行设计，设计分为三层实现，顶层实现整个芯片的功能。顶层和中间层多数是由VHD1.的元件例化语句实现。中间层由无刷直流电机限制、运行模式选择、洗涤模式选择、定时器、显示限制、键盘扫描、水位限制以及对直流电机限制板进行速度设定、正反转限制、启停限制等模块组成，它们分别调用底层模块。2 .设计框图11I1IrU-chDF-4.UTECIAJlUlIF?/*/1-t

4、m图1设计框图用两位数码管预置洗涤时间（分钟数），洗涤过程在送入预置时间后起先运转，洗涤中按倒计时方式对洗涤过程作计时显示，用1.ED表示电动机的正、反转，假如定时时间到，则停机并发出音响信号。二、设计步骤和调试过程1、模块设计和相应模块代码洗衣机限制器电路主要有五大部分组成，包括：减法计数器、时序限制电路、预置时间和编码电路、数码管显示、译码器组成。(1)预设时间和编码电路：本模块将输入的四位时间信号编码成八位二进制数输出到减法计数器电路。libraryieee;useieee.std_logic_l164.all;useieee.std_logic_unsigned.al1;entitys

5、ettimeisport(1oad:instd_logic;time_input:instd_logic_vector(3downto0)Vtime_set:outstd_logic_vector(7downto0)endsettime;architecturesettimeofsettimeissignalpl:stdlogicvector(7downto0);beginprocess(load)beginif(loadeventandIoad=)thencasetime_inputiswhen0000”=plplp1pK=wOOOOOO11”;when*0100*=plp1pK=wOOOO

6、O110*;when*01ir=plpK=wOOOO1000*;when*1001*=p1pl=00000000”;endcase;endif;endprocesstimeset=pl：endsettime;图2预设时间和编码仿真用K】、K2、K3、K4给time_input输入一个二进制数Olli.让Ioad有效，输出timeset为00000111。（2）减法计数器模块：由于洗衣机有工作时间，必需要一模块来限制它的工作时间范围，当洗衣机起先工作后，减法计数器即会实现减数功能，宜到时间减到零，洗衣机便停止工作。当出现系统运行结束信号time_over时,蜂鸣器报警洗衣机工作结束。1ibrar

7、yieee：useieee.std_logic_l164.al1;useieee.std_logic_unsigned.all：entitycounterisportelk,start:instd_logic;time_set:instd_logic_vector(7downto0)：timeremainzbufferstllogicvector(7downto0)timeover:bufferstdlogicendcounter;architecturecounterofcounterisbeginprocess(elk)variabletime_second:integerrange0to

8、59:=59;beginif(clk,eventandclk=)thenif(start=*0)thenif(time_remain(7downtothentime_remai11=time_set;elsetime_remain(7downto4)=timc_reniai11(3downto0);time_remain(3downto0)=timeset(3downto0);endif;timesecond:=59;time_over=，;elseif(time-over三,)thenif(time_second=0andtimeremain(7downto0)=0)thentimeover

9、三,0;elseif(timesecond=0)thenif(time_remain(3downto0)=0)thentime_remain(7downto4)=time_remain(7downto4)-1;Iimcjemain(3downtoOX=zr100l*;time_second:=59;elsetime_remain(7downto4)=time_remain(7downto4);timeremain(3downto0)thenchoose=notchoose;if(choose=*)thenminute=,0,;second=,;bcd=timeremain(7downto4);

10、elseminute,;SeCOnd=0;bcdtcmptcmptemptemptemptemptemptemptemptemptemp=z,1111011*endcase;a=temp(6)；b=temp(5)；c=temp(4)；d=temp(3):e=temp(2)；f=tem(l)；g=temp(0)endprocessendshowtime图4数码管模块仿真(4)时序电路模块：接收运行起止信号，支配电机运行状态并编码输出libraryieee;useieee.std_logic_l164.al1;USeieee.std_logic_unsigncd.all;entityanalyseisport(elk,start,time_over:instd_logic;out_l,out_2:outstdlogic);endanalyse;architectureanalyseofanalyseisbeginprocess(elk)variablestate:std_logic;variablewashtime:integer:=0;variablewait_time:integer:=0;beginif(clk,eventandClk=I)thenif(start,0,)thenWaSh_time:=0;waittime:=0：state:=*0