简易交通信号灯控制器设计和实现汽车运用工程专业.docx

《简易交通信号灯控制器设计和实现汽车运用工程专业.docx》由会员分享，可在线阅读，更多相关《简易交通信号灯控制器设计和实现汽车运用工程专业.docx（11页珍藏版）》请在优知文库上搜索。

1、被测信号的频率范围100Hz-IOKHz;(2)输入信号为正弦信号或方波信号；(3)四位数码管显示所测频率,并用发光二极管表示单位；(4)具有超量程报警功能.2、摘要频率计在数字电路中被广泛应用，他可以实现对周期信号的频率测量，从而间接地对信号周期的测量，打破了计时器不能对高频信号周期测量的限制。随着电子技术的高速发展，大规模集成芯片的出现以及可编程控制技术的提高，频率计的设计从传统的单元设计步入可自动控制的集成设计，极大地提高了频率计的精确度，使得电路设计简单化，更为清晰明了。本设计通过对高频小信号或大信号的放大整形或衰减放大整形，是被测信号转变为同频率等幅度的方波信号，然后使此信号通过有标

2、准时基电路控制的闸11,再依次通过计数器、锁存器、译码器，最后由数码管以十进制形式显示频率值。3、总体设计方案论证及选择数字频率计的设计有多种方法，从采用的芯片类型和技术划分,有五中设计方案：方案一：采用通用中小规模集成芯片SSI,MSI等纯硬件设计,方法比较繁琐和陈旧，在技术上是可行的，可以简化电路的设计，但对于设计中要求的某些指标，采用专块模块来完成比较困难，及扩展极为不便。方案二:采用单片数字频率计芯片,如ICM7216等专用芯片硬件实现,简单易行,但只有固定的一般功能和通用的基本指标。例如，由美国Intersil公司首先研制的单片频率计ICM7216D专用测频大规模集成芯片。它是标准的

3、28引脚的双列直插式集成电路，采用单一的+5V稳压电源工作。它内含高频振荡器、10进制计数器、7段译码器、位多路复用器、能够直接驱动LED显示器的8段一段码驱动器、8位一位码驱动器。其基本的测频范围为DC至IOMHz,若加预置的分频电路，则上限频率可达40MHz或100MHz,单片频率计ICM7216D只要加上晶振、量程选择、LED显示器等少数器件即可构成一个DC至40MHZ的微型频率计，可用于频率测量、机械转速测量等方面的应用。方案三：采用单片机系统设计。单片机内部具有定时器、计数器和高稳定的标准频率源等硬件资源以及灵活的软件运算和控制功能，能够十分方便地对外部信号进行计数，并且可以实现逻辑

4、控制及数据运算。单片机应用于数字频率计中可以大大提高频率计的自动化程度和灵活性，同时，也提高了频率计的精确度方案四：采用PLD(包括大规模可编程逻辑器件CPLD/FPGA等)系统设计。CPLD是一种新兴的高密度大规模可编程逻樨器件，它具有门阵的高密度和PLD器件的灵活性禾喝用性目前已成为一类主要的可编程器件C可编程器件的最大特点是可通过软件编程对其器件的结倾D工作方式速亍重构能随时速被计调整而满好品性使熊件的设计可以如软件设计一样方便快捷从而改变了传统数字磁及用单片机构成的数学敏的设计方法。采用CPLD可编程窗，可利用计算机软件的方式对目标期曲寇计，而以硬件的形式实现）既定的赭劭在设H过程中，

5、可根据需要随I忖改变器件的内部做功和管脚的信号方式借助于大规模集成的CPLD和高效的设计软件,可通过直接对芯片结构的设i校现多种数字蹦辍功而且由于管脚定义的灵活性大大减轻了电路图设i+和电路板设计的工作量及难度同时，这种基于可编程芯片的数量，缩小了系统的体积提高了礴的可靠性。方案五：采用单片机和CPLD/FPGA结合的系统设计。采用CPLD配合单片机的设计方案，具有造价较低、速度高、精度高的优点，并且可以通过软件下载而达到仪器硬件升级的目的利用FPGA进行测频计数，单片机实施控制实现多功能频率计的设计频率计利用FPGA来实现频率、周期、脉宽和占空比的测量计数。利用单片机完成整个测量电路的测试控

6、制、数据处理和显示输出。从测量的指标上讲，频率计的设计方法主要有以下两种方法：方法一：直接测频法，即在一定闸门时间内测量被测信号的脉冲个数。此种设计方法是大多数频率计设计的主要思路，它对高频信号的测频准确度较高，其误差为加1或减1,但对低频信号的测量误差较大，甚至不能实现测量。方法二：间接测频法，即周期测频法。间接测频法利用计时器对信号的周期进行测量，此法对低频信号的测量简单方便，其精确度也较高。但对于高频信号的测量就难以实现，频率越高，其周期越小，对计时器的精确度要求就高了很多，如今计时器难以提高精度。因此，此方法只适用于低频信号，通常是频率小于1的。根据本课题的要求及测频范围（IooHZT

7、OOKHz）,本次设计采用直接测频法。利用555定时器构成的多谐振荡器产生时基信号，在标准时间ls（或001s）内闸门打开，在这个标准的时间内将有放大整形后的被测信号通过，与此同时由JK触发器构成的锁存信号和清零信号实现对记录数值的锁存以便读数，清零信号清除已记录的数据以便在此记录。来自计数器的二进制数据依次通过锁存器，译码器，最后由数码管显示十进制数据。4、设计方案原理图、总体电路图、接线图及说明D根据所选方案可画出设计原理图如下译一形放大电路2）基于单元电路的设计可得总体电路图如下本设计中，频率计具有两个单位置换。当选IHZ单位时，能够测到09999Hz范围；当选IkHZ单位时，能够测到0

8、.0999.9kHz范围。超过以上范围，通过报警装置（发光二极管）提示超量程。在读数方面锁存信号持续时间是1.3秒有足够的时间进行读数,每隔2.6秒测量一次可通过多次测量求平均值减小系统误差。在整形放大电路中利用运算放大器和外接限流电阻可构成过零比较器，其工作稳定性和灵敏性较高，即使是微弱信号也能实现过零比较，在输出端可得到等幅度满足要求的方波信号。十位BCD显示器的小数点引出端A与KHZ单位端的A点相接，可以实现小数点显示。在测量信号频率时，在电源接通的前提下，首先按一下动断开关S,分别给两JK触发器置零以及对四个计数器进行清零，然后再接入信号进行测量。5、单元电路设计及其主要元器件选择与电

9、路参数计算D放大整形生活中所遇到的频率从小到大，其范围变化是很大的而且小的信号通常不能直接在电子电路中被识别，此外门电路对电压的高低是有界限的（VOH.=2.4VVOLCET才允许由高至低电平的跳变，而54/74LS160的CEP、CET跳变与CP无关。160有超值前进位功能，当计数溢出时，进位输出端（T。输出一个高电平脉冲，其宽度为Qo的高电平部分。在不外加门电路的情况下，可级联成N为同步计数器。对于54/74LS160,在CP出现前，即使CEP、CET./MR发生变化，电路的功能也不受影响。5）锁存器741s273中文资料:是带有清除端的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为Il脚CLK,采用上升沿锁存。74LS273是一种带清除功能的8D触发器，ID8D为数据输入端，IQ8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。锁存脉冲信号6）译码器从计数器所输出的计数形式为四位二进制，要实现十进制的显示效果，必须将8421码转化为一一对应能使七段发光二极管对应发光，实现四位二进制转化为七位二进制。能够实现这一功能的称为译码器译码器的种类很多，有3/8线译码器，2/4线译码器，4/16译码器。为了满十进制的显示需要并设计选用二一一十进制译码器，此外Is的标准时间通过后必须对显示器数字进行锁存，以延长显示时间，方便于