第3讲计算机速度提升方法.ppt

上传人:王** 文档编号:606629 上传时间:2023-12-08 格式:PPT 页数:23 大小:211KB
下载 相关 举报
第3讲计算机速度提升方法.ppt_第1页
第1页 / 共23页
第3讲计算机速度提升方法.ppt_第2页
第2页 / 共23页
第3讲计算机速度提升方法.ppt_第3页
第3页 / 共23页
第3讲计算机速度提升方法.ppt_第4页
第4页 / 共23页
第3讲计算机速度提升方法.ppt_第5页
第5页 / 共23页
第3讲计算机速度提升方法.ppt_第6页
第6页 / 共23页
第3讲计算机速度提升方法.ppt_第7页
第7页 / 共23页
第3讲计算机速度提升方法.ppt_第8页
第8页 / 共23页
第3讲计算机速度提升方法.ppt_第9页
第9页 / 共23页
第3讲计算机速度提升方法.ppt_第10页
第10页 / 共23页
亲,该文档总共23页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《第3讲计算机速度提升方法.ppt》由会员分享,可在线阅读,更多相关《第3讲计算机速度提升方法.ppt(23页珍藏版)》请在优知文库上搜索。

1、嵌入式系统及其电路嵌入式系统及其电路第 3 讲嵌入式系统设计嵌入式系统设计2本讲内容本讲内容l提高计算机速度的方法l最新两款微机处理器介绍l微型计算机的存储器嵌入式系统设计嵌入式系统设计3本讲内容本讲内容l提高计算机速度的方法l最新两款微机处理器介绍l微型计算机的存储器嵌入式系统设计嵌入式系统设计4提高计算机速度的方法提高计算机速度的方法1 增加计算机的位数2 改进电路,提高门电路翻转的速度,提高工作频率3 采用多总线结构,实现多级流水线作业4 采用大容量的片内存储器(片内cache)5 采用快速执行引擎技术,对片内外存储器的访问,采用DDR技术,提高访问速度6 采用分支预测技术 7 采用多C

2、PU结构嵌入式系统设计嵌入式系统设计5 增加计算机的位数可以提高速度。例如对于一个32位的数据的传送,8位机需要传输4次才能完成,而32位机一次就可以完成;对于一个16位数X16位数的乘法,8位机要进行几十次运算才能完成,而一个带有16位X16位乘法器的DSP一次就可以完成。1 1 增加计算机的位数增加计算机的位数嵌入式系统设计嵌入式系统设计62.2.改进电路,提高门电路翻转的速度,提高频率改进电路,提高门电路翻转的速度,提高频率改进电路提高速度的方法主要有:(1)将芯片内的电路单元尤其是三极管的PN结做的更小更薄,使得PN结的结电容很小,在电路翻转时需要泄放的电荷量更少,翻转就更快。(2)降

3、低工作电压,电压越低,所有晶体管的结电容上存储的电荷就更少,更容易泄放,翻转更快。电路的翻转速度加快,频率就会上去。嵌入式系统设计嵌入式系统设计73 采用多总线结构,实现多级流水线作业采用多总线结构,实现多级流水线作业l 处理器内部采用多总线结构,各套总线并行工作,例如在CPU内部设计了访问内部指令Cache的总线、访问内部数据Cache的总线、访问片外存储器的总线、CPU与主板上芯片组的交互总线等,每套总线包括了地址总线、数据总线和控制总线三种。l 处理器内部的多个执行单元可以同时执行多条指令。Pentium有两条分别称为U和V的指令流水线,各自有独立的算术逻辑单元ALU及高速缓存结构。Pe

4、ntium采用双流水线并行作业的方式,它能在每个时钟周期内同时执行两条指令。此外,还有一个执行单元,保证同时完成一条浮点运算指令。l 多级流水线技术可以加快指令的执行速度,但并不是说流水线级数越多,处理器的速度就越快。例如,毒龙处理器V1.3采用10级流水线结构,奔腾系列V1.7采用20级流水线结构,但经过测试,V1.7的速度仅相当于毒龙处理器V1.3的70%,其原因在于20级流水线,一旦指令的分支发生变化,指令预取和预译码等一系列预操作就作废了,使得总效率下降较多。嵌入式系统设计嵌入式系统设计84.4.采用大容量的片内存储器采用大容量的片内存储器(片内片内cache)cache)一个Cach

5、e用于指令高速缓存,另一个用于数据高速缓存。这两个高速缓存可同时存取,前者可提供多达32位的原始操作码,后者每个时钟周期内可以提供两次存取的数据。这种双路高速缓存结构减少了争用高速缓存所造成的冲突,改进了处理器的性能。嵌入式系统设计嵌入式系统设计95.5.采用快速执行引擎技术采用快速执行引擎技术 对片内外存储器的访问,采用DDR技术,即在一个时钟周期可以访问2次存储器,在时钟的上升沿一次,下降沿一次,大大提高了访问速度。此即为所谓的快速执行引擎。嵌入式系统设计嵌入式系统设计106.6.采用分支预测技术采用分支预测技术 为了减少由于执行了转移指令而导致流水线的效率损失,Pentium采用分支预测

6、技术来动态预测指令的目标地址,从而节省了CPU的执行时间。通常在用户程序中包含不少的条件转移指令,在流水线计算机中,这些转移指令由于产生分支可能使预取指令和预译码指令作废。Pentium内部有两个预取指令缓冲队列,在执行条件转移指令前,一个以顺序方式预取指令,一个以转移方式预取指令,后者也称为分支目标缓冲器BTB(branch target buffer),这是一个小的Cache,它基于转移指令,尤其是循环转移的固有特点。可以认为在大多数情况下,当一条转移指令被再次执行时,其成功与否及转移目标均与上次相同。据此可构造动态的分支目标预测硬件。BTB是一种效率较好的硬件机制,统计表明BTB的容量较

7、大时(如超过256项)预测准确率可达90%。通过这种动态分支预测技术,不管是否产生转移,所需指令都在执行前预先取好。嵌入式系统设计嵌入式系统设计117.7.采用多采用多CPUCPU结构结构 最新的微机采用了多处理器(多核)技术,例如双核、3核、4核等,使微机的数据处理能力进一步增强,对微机的性能有较大的提升。嵌入式系统设计嵌入式系统设计12本讲内容本讲内容l提高计算机速度的方法l最新两款微机处理器介绍l微型计算机的存储器嵌入式系统设计嵌入式系统设计13最新两款最新两款CPUCPU介绍介绍 intel的酷睿i7:CPU主频:3330MHz 智能加速:3600MHz 制作工艺:32 纳米 二级缓存

8、:6256KB 三级缓存:12MB 核心数量:6核心。AMD的羿龙II:CPU主频:3200MHz 制作工艺:45 纳米 一级缓存:6128KB二级缓存:6512KB 三级缓存:6MB 核心数量:6核心内存控制器:双通道DDR3-1333双通道DDR2-800 嵌入式系统设计嵌入式系统设计14本讲内容本讲内容l提高计算机速度的方法l最新两款微机处理器介绍l微型计算机的存储器嵌入式系统设计嵌入式系统设计15微机的微机的片内存储器与主存储器片内存储器与主存储器l CPU片内存储器(Cache):分为1级缓存/2级缓存/3级缓存。l 主存储器(主存):即主板上的存储器(存储条)。主存又称内存,一般装

9、在主板上,用来存放计算机正在执行或使用的程序和数据。主存通常由半导体存储器构成。CPU可以直接访问主存,因此其存取速度快。主存的容量受地址线位数的影响。例如32位地址线的处理器,直接寻址的内存空间为4GB。l 随机存取存储器RAM(random access memory):对该存储器内部的任何一个存储单元,既可以取出,也可以存入,存取所用时间和存储单元所在的物理地址无关。一般RAM中的信息在掉电时将丢失,目前有内带电池的芯片,掉电后信息依然可以保存,称为非易失性RAM(NVRAM)。按集成电路内部结构不同,RAM又可分为静态RAM和动态RAM。l 静态随机存取存储器SRAM:SRAM速度非常

10、快,集成度低,结构复杂,功耗大,不需刷新,SRAM一般用作高速缓存。嵌入式系统设计嵌入式系统设计16存储器存储器(续续)l 动态随机存取存储器DRAM:DRAM中的内容在10-3S或10-6S后自动消失。因此必须周期性的对它进行刷新。DRAM集成度高,成本低,功耗低,但必须配备外部刷新逻辑电路。l 组合随机存取存储器IRAM:IRAM是将刷新逻辑电路和DRAM集成在一起,具有动态RAM的集成度,又不需要刷新。l SDRAM 同步高速动态随机存储器:在时钟上升沿传输数据。l DDR SDRAM:在时钟信号的上升沿与下降沿均可进行数据传输,使数据传输速率达到SDRAM 的2倍。寻址与控制信号则与S

11、DRAM相同,仅在时钟上升沿传送。l SDR SDRAM(The Single Data Rate SDRAM):单速率的SDRAM。嵌入式系统设计嵌入式系统设计17非易失性存储器非易失性存储器 NVRAM&ROMNVRAM&ROMl 非易失性随机读写存储器NVRAM:NVRAM由静态RAM和E2PROM共同构成,正常情况如同静态RAM一样,当电源掉电或故障时又将信息保存在E2PROM中,适用于掉电保护及存放重要信息。l ROM:ROM指的是“只读存储器”,即Read-Only Memory。这是一种线路最简单半导体电路,通过掩模工艺,一次性制造,其中的代码与数据将永久保存(除非坏掉),不能进

12、行修改。一般在大批量生产时才会用,优点是成本低,但是其风险比较大,在产品设计时,如果调试不彻底,很容易造成几千片的废片。嵌入式系统设计嵌入式系统设计18非易失性存储器非易失性存储器 NVRAM&NVRAM&ROMl PROM:PROM指的是“可编程只读存储器”Programmable Read-Only Memory”。通常指“一次性可编程只读存储器”(One Time Progarmming ROM,简写为OTP-ROM),这样的产品只允许写入一次。在出厂时,存储单元的内容全为1,用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0,则用户可以将其中的部分单元写入1)

13、,以实现对其“编程”的目的。PROM的典型产品是“双极性熔丝结构”,如果我们想改写某些单元,则可以给这些单元通以足够大的电流,并维持一定的时间,原先的熔丝即可熔断,这样就达到了改写某些位的效果。另外一类经典的PROM为使用“肖特基二极管”的PROM,出厂时,其中的二极管处于反向截止状态,用较高电压和较大电流将反相电压加在“肖特基二极管”,造成其永久性击穿即可。嵌入式系统设计嵌入式系统设计19l非易失性存储器非易失性存储器 NVRAM&ROMNVRAM&ROMl EPROM:EPROM指的是“可擦写可编程只读存储器”,即Erasable Programmable Read-Only Memory

14、。它的特点是具有可擦除功能,擦除后即可进行再编程,但是缺点是擦除需要使用紫外线照射一定的时间。其封装中包含有“石英玻璃窗”,一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住,以防止遭到阳光直射。是一种靠紫外光擦除、可反复多次擦写、停电后可长期保存数据的存储器。例如单片机系统常用的EPROM 2764、27256、27512等。每个字节的写入需要较长的时间,而且擦除特别耗费时间,一个芯片一次擦除需要2530分钟。耗时太多,难以忍受,已经面临淘汰。l EEPROM:EEPROM又称为E2PROM,指的是“电可擦除可编程只读存储器”,即Electrically Erasable P

15、rogrammable Read-Only Memory。它的最大优点是可直接用电信号擦除,也可用电信号写入。EEPROM不能取代RAM的原因是其工艺复杂,耗费的门电路过多,且重编程时间比较长,同时其有效重编程次数也比较低。是一种电可擦除、可反复多次擦写、停电后可长期保存数据的存储器。一般数据保存时间在常温下为10年。例如单片机常用的E2PROM 2864、28256等,其在常温下保存数据的时间为10年。可反复擦写次数为1万次。每个字节的写入需要较长的时间,最早的2864需要10ms,现在的28C64需要数十到数百微秒。嵌入式系统设计嵌入式系统设计20非易失性存储器非易失性存储器 NVRAM&

16、NVRAM&ROMl FLASHROM:Flash memory指的是“闪存”,所谓“闪存”,它也是一种非易失性的内存,属于EEPROM的改进产品。它的最大特点是必须按块(Block)擦除(每个区块的大小不定,不同厂家的产品有不同的规格),而EEPROM则可以一次只擦除一个字节(Byte)。目前“闪存”被广泛用在PC机的主板上,用来保存BIOS程序,便于进行程序的升级。其另外一大应用领域是用来作为硬盘的替代品,具有抗震、速度快、无噪声、耗电低的优点,但是将其用来取代RAM就显得不合适,因为RAM需要能够按字节改写,而Flash ROM做不到。其速度高于EEPROM的主要原因是,它执行的是块操作,而EEPROM执行的是字节操作。因此它的写入速度数倍于EEPROM。成为现在最流行的ROM,被广泛的用于单片机/DSP/ARM的内部作为非易失性片内存储器使用。也被用来制作U盘、电子硬盘等,目前电子硬盘价格也在逐步下降。但是与普通磁硬盘相比,电子硬盘的擦写次数还是太少,因此其寿命比普通磁硬盘短的多。l RAM相比,所有ROM的写入速度都慢得多,其写入耗时为RAM的1千倍到1万倍。嵌入式系统设计嵌

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 大学课件

copyright@ 2008-2023 yzwku网站版权所有

经营许可证编号:宁ICP备2022001189号-2

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!