(全)国家开放大学 实验2 组合逻辑电路的设计.docx

《(全)国家开放大学 实验2 组合逻辑电路的设计.docx》由会员分享，可在线阅读，更多相关《(全)国家开放大学 实验2 组合逻辑电路的设计.docx（7页珍藏版）》请在优知文库上搜索。

1、国家开放大学实验2组合逻辑电路的设计一、试验目的1、掌握组合逻辑电路的设计方法。2、掌握组合逻辑电路的静态测试方法。3、熟悉CPLD设计的过程，比较原理图输入和文本输入的优劣。二、实验的硬件要求1、输入：按键开关（常高）4个；拨码开关4位。2、输出:LED灯。3、主芯片:AlteraEPM7128SLC84-15o三、实验内容1、设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于5时，判别电路输出为1,反之为Oo2、设计四个开关控制一盏灯的逻辑电路，要求改变任意开关的状态能够引起灯亮灭状态的改变。（即任一开关的合断改变原来灯亮灭的状态）3、设计一个优先排队电路，其框图如下

2、：排队顺序：A=I最高优先级B=I次高优先级C=I最低优先级要求输出端最多只能有一端为1，即只能是优先级较高的输入端所对应的输出端为。四、实验连线1、四位拨码开关连D3、D2、DLDO信号对应的管脚。OUT输出信号管脚接LED灯。2、四位按键开关分别连KLK2、K3、K4信号对应的管脚。OUT输出信号管脚接LED灯。3、A、B、C信号对应管脚分别连三个按键开关。输出A_OutsB_OutsC-Out信号对应的管脚分别连三个LED灯。(具体管脚参数由底层管脚编辑决定)五、参考原理图1、原理图，如图2-1所示：VHDL硬件描述语言输入：libraryieee;useieee.std_logic_1

3、164.all;useieee.std_logic_signed.all;entitybcd_pjqisport(din:inintegerrange15downtoO;dout:outStdJogic);end;architectureaofbcd_pjqisbeginpl:processbeginifdin5thendout=,0;elsedout=,l;endif;endprocesspl;end;2、原理图，如图2-2所示：VHDL硬件描述语言输入：libraryieee;useieee.std_logic_1164.all;entityled_controlisport(kOzklk

4、2zk3JnStdJogic;y:outStdJogic);end;architectureoneofled_controlissignaldz:std_logic_vector(3downtoO);begindzyyyyyyyyyyyyyyyy=,X,;endcase;endprocesspl;endone;3、原理图，如图2-3所示：VHDL硬件描述语言输入：libraryieee;useieee.std_logic_1164.all;entityqueue_priorisport(azbzcinStdJogic;aoutzboutzcoutoutStdJogic);architectureoneofqueue_priorisbeginpl:processbeginifa=l,thenaout=,l,;bout=,01;cout=,0;elsifb=lthenaout=,0;bout=,l;cout=,0;elsifc=l,thenaout=,0;bout=,01;cout=,l,;elseaout=,0;bout=,0;cout=,0;endif;endprocesspl;endone;六、实验报告要求1.对于原理图设计要求有设计过程。2、详细论述实验步骤。3、写一些对比两种硬件设计输入法的优劣的心得。