静电放电防护设计规范和指南.docx

《静电放电防护设计规范和指南.docx》由会员分享，可在线阅读，更多相关《静电放电防护设计规范和指南.docx（17页珍藏版）》请在优知文库上搜索。

1、第一章概述21.1 静电和静电放电21.2 静电放电的特点21.3 静电放电的类型2其次章静电放电模型32.1 人体带电模型32.2 场增加模型（人体-金属模型）32.3 带电器件模型4第三章静电放电的危害53.1 ESD造成元器件失效53.2 ESD引起信息出错，导致设备故障53.3 高压静电吸附尘埃微粒5第四章ESD防护设计指南54.1 设备的ESD防护设计要求64.2 PCB的ESD防护设计要求64.3 通讯端口的ESD防护设计要求10第五章典型案例135.1 某宽带园区接入产品防静电设计135.2 某小容量带宽接入产品的防静电设计145.3 某产品与结构工艺有关的防静电案例155.4

2、ESD试验使某单板程序“跑飞”15第一章概述1.1 静电和静电放电静电式物体表面的静止电荷。物体在接触、摩擦、分别、感应、电解等过程中，发生电子或离子的转移，整电荷和负电荷在局部范围内失去平衡，就形成了静电。带有静电的物体称为带电体。当带电体表面旁边的静电场梯度大到肯定的程度，超过四周介质的绝缘击穿场强时，介质将会发生电离，从而导致带电体的点和部分的电荷部分或全部中和。这种现象我们称之为静电放电(ESD)。静电放电可以出现在两个物体之间，也可由物体表面静电荷干脆向空气放电。人体由于自身的动作以及与其它物体的接触、分别。摩擦或感应等因素，可以带上几千伏甚至上万伏的静电。在干燥的季节，人们在黑暗中

3、托化纤衣服时，经常会听到“啪啪”的声音，同时还会看到火花，这就是人体的静电放电现象。在工业生产中，人是主要的静电干扰源之一。1.2 静电放电的特点1、静电放电时高电位，强电场，瞬时大电流的过程大多数状况下静电放电过程往往会产生瞬时脉冲大电流,尤其是带电导体或手持小金属物体的带电人体对接地体产生火花放电时,产生的瞬时电流的强度可达到几十安培甚至上百安培。2、静电放电会产生剧烈的电磁辐射形成电磁脉冲在静电放电过程中，会产生上升时间极快、持续时间极短的初始大电流脉冲，并产生剧烈的电磁辐射，形成静电放电电磁脉冲，它的电磁能量往往会引发起电子系统中敏感部件的损坏、翻转，使某些装置中的电火工品误爆，造成事

4、故。1.3静电放电的类型静电放电类型主要有下面三种:1、电晕放电电晕放电是在不匀称电场中以布局击穿形式表现出来的一种气体放电，其特点是放电能量较低，在尖端电极上呈现微弱的发光现象，并随着极间电压的上升，发光区域不断增大，在电压足够高时，呈现连续的拂尘状光体。2、刷形放电刷形放电是发生于导体和绝缘体之间的一种放电形式。其放电通道的一端具有放电集中点，另一端呈分枝状散开，并伴有放电声光。刷形放电的能量较大，声、光比一般电晕放电显著。3、火花放电火花放电是当两个电极间的电压足够高，致使气体全路径被击穿的一种放电形式。火花放电时，放电通道成为导电性的，电极上积蓄的电荷瞬时被中和，放电火花随之消逝。火花

5、放电产生的放电电流及电磁脉冲具有较大的破坏力，它可对一些敏感的电子器件和设备造成危害。其次章静电放电模型静电放电时一个困难多变的过程。静电放电有很多不同的形式，能产生静电放电的静电源多种多样。针对静电放电的这种困难性，为了有效地对静电放电的危害及其效应进行正确的评估，人们对实际中各种可能产生危害的静电源进行了探讨，依据各自的特点建立了相应的ESD模型。下面是几种常见的模型。2.1 人体带电模型人体是产生静电危害的最主要的静电源之一。人体带电模型是为了模拟带点人体与物体接触时的静电放电效应而建立的。人体带电模型的电路网络是一个电容和一个电阻的串联结构，称为单RC电气结构。其中，电容C和电阻R的取

6、值对不同的行业有所不同。在电子器件的静电敏感度测试中，美军标MIL-STD-1686A规定的参数值是：电容IooPF,电阻1.5k对电火工品的静电敏感度测试，美军标MILSTD-1512采纳的参数值是：电容500pF,电阻5k。在汽车制造业中，人体模型通常采纳的参数是电容330pF,电阻2kQ.2.2 场增加模型（人体金属模型）场增加模型是用来模拟带电人体通过手持的小金属物件，如螺丝刀，钥匙等，对其它物体产生放电时的情形，因此这一模型又被称为人体-金属模型。当带电人体手持小金属物件时，由于金属物件的尖端效应，使得其四周的场强大大增加，再加上金属物件的点击效应，导致放电时等效电阻大大减小。因此在

7、同等条件下，它产生的放电电流峰值比单独人体放电的要大，放电持续时间短。场增加模型的电路结构为双RLC电气结构，其基本原理如下：图2-1双RLC人体静电放电模型图中Cb、Rb,LB分别为人体电容、电阻及电感。Ch、Rh、LH分别为手、前臂及手持的小金属物件的电容、等效电阻及电感。IEC80I-2及IEC6100042标准在模拟人体静电放电时采纳了上述双RLC电气模型，其规定的模型参数为：CB=150pF10%,Rb=33010%,LB=0.040.2H,Ch=310pF,R=20-200,Lh=0.050.2jH2.3 带电器件模型电子器件本身在加工，处理、运输等过程中可能因与工作面及包装材料等

8、接触、摩擦而带电。当带电的电子器件接近或接触导体或人体时，便会产生静电放电。由于这一放电过程是器件本身带电而引起的，因此在建立这种放电模型时，把它称为带电器件模型。带电器件模型的电路网络是一个电容、一个电阻和一个电感的串联结构，称为单RLC电气结构。其模型参数的取值要依据器件的具体状况来确定。第三章静电放电的危害3.1 ESD造成元器件失效当带电物体通过器件形成一个放电通路时或带电器件本身有一个放电通路时，就会产生ESD而造成器件的失效，失效模式有突发性完全失效和潜在性缓慢失效。（1）突发性完全失效：器件的芯片介质击穿或烧毁、一个或多个电参数突然劣化，完全失去规定功能的失效。通常表现为开路、短

9、路、以及电参数严峻漂移。概率约10%（2）潜在性缓慢失效：器件受到ESD造成稍微损伤，器件的性能劣化或参数指标下降而成为隐患，使该电路在以后的工作中，参数劣化渐渐加重，最终失效。概率约90%3.2 ESD引起信息出错，导致设备故障ESD会在设备各处产生一个幅值为几十伏的干扰脉冲，引起信息出错，导致设备的故障：ESD也可产生频带几百千赫几十兆赫、电平高达几十毫伏的电磁脉冲干扰。当脉冲干扰耦合到敏感电路时，也会引起信息出错，导致设备的故障。3.3 高压静电吸附尘埃微粒静电电荷易吸附尘埃微粒，污染PCB板和半导体芯片，使其绝缘电阻下降，影响器件工作。严峻时会引起器件故障（例如：CMoS电路发生闩锁）

10、。第四章ESD防护设计指南ESD耦合到电子通讯设备有三种方式干脆传导电容耦合（电场耦合）电感耦合（磁场耦合）所以，电子通讯设备的ESD防护主要应针对这儿种耦合方式实行措施，可总结为下列24字方针:：静电屏蔽，滤波去耦，绝缘隔离，接地泄放，良好搭接，瞬态抑制4.1设备的ESD防护设计要求对于设备级的ESD防护设计，其重点应放在为静电放电设置一条通畅的泄放通道。主要应做好以下几点：1、机箱金属之间要实现良好搭接。搭接处要采纳面接触，避开点接触，搭接的直流电阻不大于2.5mQ,整体搭接结构中随意两导电点间的直流电阻不大于25mQ。相互搭接的金属之间电化学位差不大于0.6V。2、人员接触的键盘，限制面

11、板，手动限制器，钥匙锁等金属部件，应干脆通过机架接地。假如不能接地，则其与电路走线和工作地的绝缘距离至少应满意以下要求：空气间隙5mm,爬电距离6mm。3、机架式设备一般采纳复合式接地，工作地、电源地、爱护地与机架在内部要良好隔离，在机架接地螺栓处汇接或在外部接地汇合线上汇接，形成良好的静电泄放通路。4、小型低速（频率小于IOMHZ）设备可以采纳工作地浮地（或工作地单点接金属外壳）,金属外壳单点接大地，使静电通过机壳泄放到地面而对内部电路无影响。5、小型高速（频率大于IOMHZ）设备的工作地应与金属机壳实现多点接地，且金属外壳单点接大地。6、机架设备的接地点与外部接地桩之间要保证牢靠的电气连接

12、。接地线材料应采纳多股铜钱，对于安装在移动通信基站的设备，接地线截面积235mm2,其他设备，接地线截面积216mm20接地线两端应接铜鼻子。4.2 PCB的ESD防护设计要求在ESD放电区域会产生较强的突变电磁场。强的瞬变电磁场方面可能使器件马上失效，或者造成潜在性损伤使器件性能渐渐降级：另方面可能对电路产生干扰使电路不能正常工作。因此在关键电路中-般应采纳ESD爱护电路，如利用TVS器件、滤波器等。PCB的ESD防护设计主要应做好以下措施:1、接口电路应尽量采纳ESD敏感度为3级（静电损伤阈值大于4000V）或不敏感的元器件：否则在输入输出接口电路上应实行爱护措施。单板的爱护电路应紧靠相应

13、的连接器放置。2、芯片的爱护电路应紧靠相应的芯片放置，并低阻抗接地。见图4-2。R=Receiver1.=LeadInductance-AAF-图4-2芯片的爱护电路紧靠芯片放置3、易受ESD干扰器件，如NMOS、CMoS器件等，应当尽量远离易受ESD干扰的区域。4、在PCB上设置静电防护与屏蔽地以U6单板为例，在PCB的板边设置图4-3所示的静电防护与屏蔽地，该地环的宽度的5亳米，在外层的铜皮上喷锡（不要盖绿油），用过孔将各层的防护地环连接，过孔与过孔之间的间距限制在约1013mm（40050Omi1）.单板与背板的防护地通过连接器材相连。静电防护与屏蔽地与工作地之间，应尽量保证间距大于3m

14、m。静电防护与屏蔽地环可以只在PCB板的二个表面上铺设，内层上不设置防护地环。5、在满意功能要求前提下，优先选用抗静电实力强（即损伤阈值高）的元器件。6、相互之间具有很多互联线的元器件应尽可能彼此靠近。例如I/Q器件与【/Q连接器应尽量接近。7、信号线应当与其回流地线紧挨一起，尽量在每根信号线的旁边支配一条地线。尽量采纳地平面或地线网络，而不采纳单根地线。对于多层板。信号线应当尽量靠近地平面走线。8、易受静电干扰的信号线如时钟线、免位线等应尽可能短而宽：多层板中的时钟线、复位线应在两地平面之间走线。9、对于多层板，应保证地平面的完整性，地平面内不应有大的开口。10、后背板上的布线区（包括信号层

15、、地层及电源层）与固定后背板的金属螺钉边缘的距离至少5mm以上。11、印制板地层通过接插件到后背板时，最好至少有一排接地插针，保证静电泄放地回路的通畅。12、在印制板的电源输入端应进行滤波，并用瞬态过电压仰制器件（TVS）仰制瞬态过电压。13、对于双面板，假如印制板上的电源线引线很长，则每隔8cm应在电源与地之间接入一个0.1UF的陶瓷电容器。14、全部高速逻辑器件要求安装去耦电容。集成电路的电源与地之间应加0.01uF0.IuF的陶瓷电容器进行去耦。去耦电容应并接在同一芯片的电源端与地之间且要紧靠被爱护的芯片。对于电源和地有多个引脚的大规模集成电路，应安装多个去耦电容。对于动态RAM器件，去耦电容的容量取0.1UF为宜。15、对于大规模集体电路，尤其是EEPROM、FLASHMEMORYEPLD、FPGA等类型的芯片，每个去耦电容（0.01uF0.1uF）旁应并接一个IOUF的充放电钮电容或陶瓷电容。对于小规模集成电路，每10片去耦电容（0.0IUF0.1UF）旁也要加接一个IOUF的充放电钮电容或陶瓷电容。16、CMoS器件全部不用的输入端引线不允许悬空，应视不同电路接到地、电源（源极）VSS或电源（漏极）VddCMoS器件的输入端假如接的是高阻源