《Verilog HDL数字设计与综合（第二版）习题答案.docx》由会员分享，可在线阅读，更多相关《Verilog HDL数字设计与综合（第二版）习题答案.docx（18页珍藏版）》请在优知文库上搜索。
1、1 .互旌开关is由以下元件Ia成，一个共享存传善(MEM),一个系跳控制暑(SC)和一个数得妙开关(Xbar).a.使用关键字module和endmodule定义模块MEM.SC和Xbar不需要定义模块的内容，并且假设模块没行端I列表，b.使用关健字module和endmodule定义横块is.在IS中网用(实例引用)mem.SC和Xbar模块，井杷它们分别命名为meml,Sd和*barl.不辐要定义模块的内容，并且假设模块没有端口列表。C.使用关健字module和endmodule定义激励块(Top).ToP根块中调用IS模块,将其命名(或称实例化、具体化)Risl.誉tmoduleMEM
2、;endxxlulemoduleSC;CndmodulemoduleXbar;cnd11xiulc11xxiuleIS;MEMmemI;SCscl:XbarxbarkendmodulemoduleTOP:ISisl:endmodule2 .一个四位Ik动进位加法由4个一位全加IMa成a.定义模块FA,不需要定义模块内容和端口列农.b.定义模块RippljAdd,不霜要定义模块内容和缆口列表，在模块中调用4个FA类型的全加器.把它们分别命名为fa,thl白2和仿3。密moduleFA:CndmodulemoduleRippIeSdchFAfa:FAfakFAfa2:ft3:c. ,个名为c。Um
3、的整数：d. 一个名为MK4h3的时间变峡；e. 一个名为dcla的数姐.该数祖中包含20个ir11cgcr类型的元素：f.含有256个字的存储器MEM.每个字的字长为64位：g.,个(ft为512的参数cache.size告I定义如下:a. wire|7:0a_in;b. reg(31address=,d3;c. integercount:d. timesnap_shoi;.integer移也型以bAm3hmrcCioATUft答，模块代码如下：moduleshift_rcg(c)uckfcrcgJn.rcg_ouO;inputclock:input(3:0regjn;output(3r_o
4、ut;CndnlOdUIC4 .定义一个JI层模块stimulus,在其中声明regURECJN(4ft)和C1.KQ位)以及wireUREGX)UT(4位)在其中B用(实例引用)模块shW1.eg,实例名为srl,使用期口连接.答t模块代码如下moduleStimUhIs0;regC1.OCK;reg3:0)REGJN;wire(3:0REG.OUT;/*000wcin(Xder*mn.Shifkrcgsrl(C1.OCK.REGJN.REG.T);eulmodule5 .轿上Ji的口旌按方法改为命名连接.1模块代码如下modulestimulus();regCl,OCK;reg(3:0|R
5、EG.1N;wire(3X)REG_OUT:/*4conncctbynamcShif1.regsrl(.clock(CI.OCK),.reg_in(REGJN),.reg_(MH(REG_Oirr);endnoduk6 .写出REGJN,C1.K和REG.OUT的层次名答3分别是:$limulu$,REGNsiimulus.C1.Kslimulus.REG_0UT7 .写出模块实例旖1及其*cock和仙的层次名答.分别是SSlinWIUSSiistimulusfl.clockStimuIus.Sr1.rcgJnstimulus.rcg.out1.利用双入的nand门,用VBilog一耳自己的双
6、入*的与门、Je门和非门.把它们分别命名为myrmy_and和my_not,并显过激Jft模块IME这些门的功能等，timescale)nsns*:*拳瓢*m,andj*modulemy_and(in1.in2.out)：inputinljn2:OUIPIHout;wireOUlI;*5t*拿嘉f!*!*ny*拿嘉f!*!*5t*:/京分*拿京*拿/modulemy.not(in.out);inputin:outputOU1；nandnl(oul.in,in);nandal(out.outl.outl);nania2(oul,inl,i112);euim(Mulecndmcxiulctex/*
7、：*：*：*会*3*4my_(r净%4冬冬号4*24*C号*XC才号*modulemyor(inljn2.out);翻*宾*熊北#*：*：*/module此si;rcga,b;inputinljn2;outputul;WirCOUllQUt2:wirea(xi_c.or_c.iMK_c;initialbeginnandolout,utl,ou2);a三0b=0;nando2(outl.inljnl);nando3(out2.in2.in2):#10a=0;b=l;#10a=l:b=0:#10a=l:b=l:endmoduleWIOSsop;#10=hy=0;#10=lzyg描述,是每个门多只能
8、有四个入写激励模块对其功旗行检查.并对全部的入融合进行试等，在前面的课程中己钱学习过位全加黑的相关知识，位全加密的电路如卜所示：按此电路图，采用门级描述代码如下,IimcscalcJns1InsInodIlICfu)1.add(a.bx_in,um.c_oul);inputa.b.c_in:outputsum,c-out;wire$1,2.*3M,7,*6,s7;nand(s1.a.b);nand(s2,a.sl);nand(s3,b.sl);nand(s4.s2.s3);nand(s5.s4.cjn);上IB两个习题中书作杼用“表示反播他用J表示与黑体。评杼注nand(s6.s4.s5);n
9、and(s7.s5.cjn);nand(sum,s6.s7);nand(c_ou(,s5,sl);CndinodulcInOdUletes(53:rcgi1.bx-,in;wiresum,c-out;ini(ilbegina=0zb=0x-in=0;#10a=O;b=O;c_in=1;#10a=0it=I;c_in=0;#10a=(hb=lxjn=l:#10a=1:b=0;c_in=0;*IOa=I;b=O;c_in=I;H10a=Ix=1;cJn=O;H10a=Ix=1;c_in=1;#1()Ssop:endinitialSmonitor(Stimc.,a=ob.b=%b.cJn=%b.su
10、m=%b.c-out=%b”.a.b.jinsum.JoUU:FuI1.addfiidda,b.c_in,sum.c_oul);cndinodulc输出的数据和波形：# Qa=0.b=O.c-in=0.sum=O.c-out=O# IQa=0.b=O,c_tn=1.sum=Isqut=O# 20a=0,b三l,cjn三O,sum=l,c-out=OM3Q*=0.b=1.cJn=1.sum=O.c-out=1# 40a=l.b=O.cjn=0.sum=1.c-ou(=O# 5Qa=l.b=O.c-,in=l.sum=O,c-out=I# 6Qa=1.b=1,cjn三0,sum=O,c-out=I答:代码如下UnwscdeInsHnsrnudukrny-rs(ree,MM.qbar);inputrcscijct;OlHPIIlq.qtxr;norW(I)nandI(qgel.qbar);norff1)nal2(qbar.sct.q);Cndmodulcmoduletcst54;regset,reset;wireq.qkr;initialbeginSeK=OirescK=I;#10sci=0;rcsct=0:Aloyy=1:ZJieK=0;#)0sct=krcscte,se=%b,nese-%b,q=%b,qbar
免费区 