电子科大数字电路-期末试题0708-2半期考试.docx

《电子科大数字电路-期末试题0708-2半期考试.docx》由会员分享，可在线阅读，更多相关《电子科大数字电路-期末试题0708-2半期考试.docx（7页珍藏版）》请在优知文库上搜索。

1、电子科技大学二零零七至二零零八学年第二学期期里考试“数字逻辑设计及应用”课程考试题期中卷（120分钟）考试形式：闭卷考试日期20（良年生月26B课程成绩构成：平时NQ分，期中NQ分,实验Q分，期末”分一二三四五八七A九十合计一、选择填空题(单项选择、每空2分,共30分)1-1.与十进制数(0.4375)1。等值的二进制数表达是(A)A.(0.0111)2B.(0.1001)2C.(0.0101)2D.(0.01101)21-2.与十六进制数(FD.A)6等值的八进制数是(A)8A.(375.5)8B.(375.6)8C.(275.5)8D.(365.5%1-3.与二进制数(IlOlOOU)2对

2、应的格雷码表达是(C)GrayA.(11111010)GrayB.(00111010)GrayC.(10111010)GrayD.(11111011)Gray1-4.以下数字中与(34.42)8相同的是(B)A.(011010.100101)2B.(1C.88)6C.(27.56)10D.(54.28)51-5.A=(10010011),以下表达式中正确的选项是(C)A.-Afi=(01101100)B.Afi=(10010100)C.-Am=(01101101)D.A三=(00010011)1-6.一个十六路数据选择器，其选择控制输入端的数量为（八）A.4个B.6个C.8个D.3个1-7.四

3、个逻辑相邻的最小项合并，可以消去(B)个因子。A.(1)B.(2)C.(3)D.(4)1-8.设A*(1001),B*(1110),C*(0010),在以下4种补码符号数的运算中，最不可能产生溢出的是（D）A.A-C#B.B-C#C.A+BD.B+C*1-9.能够实现“线与”的CMoS门电路叫（D）A.（与门）B.（或门）C.（集电极开路门）D.（漏极开路门）1-10.CMoS三输入或非门的实现需要（C）个晶体管。A.（2）B.（4）C.（6）D.（8）1-11.三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（C）A.（短路）B.（5V）C.高阻）D.（0.3V）1-12.与-（y+xz

4、）等价的逻辑关系为（D）A.XYZB.XY+XZC.XYTXZD.XY,Z1-13.逻辑式口八.氏。（2,3,4,5）等价的标准和表达式为（B）A.AB+AfB,B.ZABC（OJ6,7）C.A,B+AB,D.c（2,3,4,5）1-14.表示148个不同的符号或状态，至少需要多少位二进制编码（C）A.4位B.6位C.8位D.10位1-15.对于按照逻辑式/=AC+BC实现的电路，以下说法正确的选项是（AA.存在静态1型冒险B.存在静态O型冒险C,存在上述两种冒险D.上述两种冒险都不存在二选择题(单项选择题,每题3分,共45分)2-1.逻辑式ZWXyZ(67,8,9,13,14,15)的最简和

5、之积表达式为（八）a.(w+y)(x+)(x+y+z)b.(w，+/)(x，+y)(x+r+z)c.”+y+z)(x)W+x+y)d.(v+r+z)(x+r)(v+x,+r)2-2.利用二选一多路复用器(Y=SDI+Do),可以实现多种不同的逻辑功能。下面电路中，能够实现F=AB功能的是(A2-3.用卡诺图(KarnaiIghMaP)求以下逻辑函数F=Zw,x,z(1,6,7,8,9,13)+d(4,15)的最简积之和表达式(与或表达式)是(B)A.F=W,X+V,Z+WX,Z,+XZB.F=W,X+Y,Z+WX,Y,C.F=W,XY+Y,Z+WX,Z,DF=W,XZ,+Y,X,Z+WX,Z,

6、+XZ2-4.在同一四变量逻辑系统中，函数FI=Abcd(2,4,5,7,9,14)和F2=11abcd(1,6,8,10,11,13)之间满足（八）关系。A.对偶B.相等C.香农展开D.反演(互非)2-5.采用与或结构设计一个3输入表决器(输入占多数时输出高电平)，至少需要采用多少个与门(B)A.2个B.3个，4个及5个2-6.逻辑函数为：F=(A+B+C,),+D,在下面的四张真值表W、F11F11FIV中，符合上述要求的真值表是(C)。A.FiB.FnC.FmD.FIVABCDFiFnFmFivOOOO1O1OOOO111O1OO1O1O1OOO1111O1O100101O01O1O1O

7、1O11OO1OOO111O1O11OOO1O1O1O01O1O11O10O1OD1O11O1OD11OO1O1D11O1O1OD111OO1OD1111O1OD2-7.二变量输入逻辑门的输入A、B和输出F的波形如下图，判断是（D）逻辑门的波形。A.与非门B.异或门C.同或门D.无法判断（C）能唯D.波形图2-8.以下描述一个逻辑函数的方法中只有一表示。A.表达式B.逻辑图C.真值表2-9.用八选一多路复用舞74x151实现四变量函数F=（3,6,7,9,10,12,13,15）,假设电路的局部连接如下图，那么74x151的输入D2端应接（八）。A.逻辑0B.逻辑1C.输入DD.输入D取非2-

8、10.逻辑函数F=YwXz（1,2,8,9,14,15）d（0,3,l（）,l1,12）淇最简和之积表达式为（B）.A.(W+X,)(X,+Y+Z,)B.(W+X,)(X,+Y)C.(X+Y,)(W,+X)D.(W,+X)(X+Y,+Z)2-11.计算机内以2的补码形式存有多个二进制有符号数。所有数字的长度都是8位。那么假设计算机内数码a=oioiioio,b=100oioii,那么a+b=（B）A.（00110001,无溢出）B.（00110001,溢出）C.（00110101,溢出）D.（00110101,无溢出）2-12.在以下电路中，设每个门电路的平均延迟时间为5ns。在稳定状态下，假

9、设A在时间t=0时从高电平突变到低电平，那么F发生第二次电平变化的时间为（DA.t=5nsB.t=10nsC.t=15nsD.t=20ns2-13.优先编码器741.S148输入为:I(m,Ii.l,I2.l,Ul,Ul,I5l,Ul,Ml,输出为丫2心丫1中丫回。I7.1.具有最高优先级，当使能输入Sj=O,1.-I.=Is-I=Ift-I-=O,Io-1.=I1-1.=l3-1.=l4-1.=l7.1.=l输出丫2心丫11,丫04,应为(B).A.(110)B.(001)C.(010)D(101)2-14.右边电路中，当Cl,C2=(D)时，F=(A+B)。A.(0,0)B.(0,1)C.

10、(1,0)D.(1,1)215.某组合逻辑电路的输入波形A,B,C和输出波形F如以下图所示。该电路的标准和表达式为(D)Aw(1.3S7)Bx(024,6)Cqc(2,3,5,7)Dq.c(124,7)三、选择题（多项选择题,每题2分,共10分）评分要求：全对得2分，有错扣1分，全错不得分。3-1.有二输入逻辑门，输入A、B与输出F,假设满足A=l,B=I时,F=O,那么A,B与F之间的逻辑关系可能是(A、C、D)A.异或B.同或C.与非D.或非3-2.在4输入CMOS与非门的使用中，如有未用输入信号端应作(A、B)的处理。A.(接电源正极)B.(接逻辑“1”)C.(接逻辑0”)D.(接地)3

11、-3.以下可能产生两组竞争一冒险问题的逻辑函数是(A、D)A.F=A-B+AC+B,CB.F=AB+AC+BCC.F=(A+B)(B,+C)(C+D)D.F=(A+B,)(B+C)(C+D)34函数厂(A3,C,D)=(48)+(CO+3C,那么它的最简表达式有(A、BA.(A,+B+C,D,)B.(A,+B+C,)(A,+B+D,)C.(A,+B+B,C,D,)D.(A,+B)35.使得4输入CMOS或非门的输出为“0”的输入情况有(A、D、E)A.全部输入取“1”B.全部输入取“0”C.全部输入悬浮(不接)D.全部输入中有“0E.全部输入中有“1”四、分析、设计题局部:4-1.试采用与或结

12、构设计一输入为842IBCD码的译码器，分别采用利用无关项进行化简和不利用无关项进行化简，请比拟两种方窠实现的译码器中所使用的一级与门数量以及与门输入端数量的差异。解:一级与门的总数量不变;利用无关项进行化简较不利用无关项进行化简一级与门的总输入端少10个。卡诺图中无关项分布b3b2blb0001111000DOlI)11I)D10DD4-2.电路图如下所示，求出所有可能产生静态冒险的输入变量变化组合。(5分)解：ABCD00011110000111111101求出电路的输出，Y=ABC+AB,CD+ABC,D+BCD当A=B=D=1,C变化时，以及当a=C=D=1,B变化时存在静态1冒险。4-3.可以用4位加法器74283实现两个2位二进制数的乘法。设计思路为：设二进制数XIXo和YlYO相乘，其乘积F=F3F2F1FO,那么计算过程为：按上述算法，补充完成逻辑电路图的设计。（74X283的输出与输入的关系XYlYOXlYOXOYO+XlYlXOYlF3F2FlFO为tF0=AiBieCIN,C0=A1B+CIN(A1+B);Fi=Ai+1Bi+CCi=Ai+,Bi+Ci(A1+1+Bi+);i=l,2,3COUT=C3).(5分)解：