杭州电子科技大学2010组成原理试卷.docx

上传人:王** 文档编号:1089423 上传时间:2024-03-25 格式:DOCX 页数:4 大小:29.73KB
下载 相关 举报
杭州电子科技大学2010组成原理试卷.docx_第1页
第1页 / 共4页
杭州电子科技大学2010组成原理试卷.docx_第2页
第2页 / 共4页
杭州电子科技大学2010组成原理试卷.docx_第3页
第3页 / 共4页
杭州电子科技大学2010组成原理试卷.docx_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

《杭州电子科技大学2010组成原理试卷.docx》由会员分享,可在线阅读,更多相关《杭州电子科技大学2010组成原理试卷.docx(4页珍藏版)》请在优知文库上搜索。

1、.符号位单独处理,绝对值参加除法运算:B.每次用余数减去IYI,假设结果的符号位为0,那么够减,上商1,余数左移一位,然后通过减去:C.对N位的数相乘,要求N次局部枳,并且最后一次不执行右移操作;D.根据乘数最低位判别计算局部积时是否加被乘数后右移。7 .有关存储器的描述中,不正确的选项是()。A.多体交叉存储器主要解决扩充容量问题B.访问存储器的请求是由CPU发出的C.CaChe的功能全由硬件实现D.虚拟存储器主要解决扩充容量问题8 .七位二进制补码数的表示范围为(A.0+64B.0+128C.-64+63D.-127-+1279 .X-0.0110,Y=+0.HOl,X-Ytt=()A.0

2、.0101B.LOlOlC.1.0011D.溢出10 .X=0.0011,Y=-0.1011,X+Yn=()A.0.IllOB.0.1000C.溢出D.1.1000三.问答题诲题4分,共24分)1 .提高存储器速度可采用哪些措施?(至少3种)2 .控制器的根本组成有哪些?3 .RAM,ROM,EPROM.EEPRoM有那些区别。4 .微程序控制器和硬布线控制器各有何特点?5 .什么叫ClSC和RlSC,它们各有和特征?6 .主机与外设交换信息的方式布哪几种?四.综合题共46分)1 .设有浮点数,x=2iiX(9/16),y=2s(-13/64),阶码用4位(含1位符号位)补码表示,尾数用5位(

3、含1位符号位)补码表示。(1)写出X和y的浮点数表示。“分)(2)求真值xXy=?要求写出完整的浮点运算步骤,并要求尾数用补码一位乘法(booth法)运算。(6分)2 .设某计算机的机器字长16位,Cache容量16KB,采用4路组相联映像,主存容量为IMB,每块有16个字,主存按字节编址。(1)主存地址有多少位?各个字段如何划分(标出各个字段的位数)。(4分)(2)假设主存地址为53280H,那么该地址可映象到的CaChe的哪一组?(2分)(3)用6lKxl位的DRAM芯片(内部为4个128x128阵列)组成该主存,那么共需多少芯片?假设该杭州电子科技大学学生考试A卷考试课程计算机组成原理考

4、试日期2010年6月日成绩课程号教师号任课教师姓名包健、叶岩明考生姓名学号年级考场座位号答题请写在答题纸上,写在其他地方一律无效。交卷时请将试题纸与答卷纸分开交。一、判断题I(对的打“,错的打“X”,每题1分,共10分)1 .时序逻辑电路的输出不仅与当时的输入状态有关,而且还与前一时刻的状态有关。2 .十进制数整数一1的八位二进制反码表示为Ilinilh3 .8位二进制补码数11100000等于十进制数一96。4 .程序只有被存入主存储器中,才可以被CPU解释、执行。5 .串行进位加法器比并行进位加法器的速度快。6 .微程序控制器的执行速度较硬布线控制器的速度慢,而且内部结构较规整,易扩充修改

5、7 .一般根据PC从主存中所取出的是指令,而根据指令中地址码字段从主存中所取出的是数据。8 .主存是用来存放机器指令和数据的,控存那么是用来存放微程序的。9 .奇校验码能检查出奇数位出错,偶校验码能检验出偶数位出错。10 .IR是用来存放指令和数据的存放器.单项选择题(20分)1 .数的机器码表示中,()的零的表示形式不是唯一的。A.原码和反码B.反码和补码C.补码D.移码2 .在定点二进制运算器中,减法运算一般通过来实现。.原码运算的二进制减法器B.补码运算的二进制减法器C.原码运算的十进制加法器D.补码运算的二进制加法器3 .在CPU中用于给主存送地址的存放器是(A.地址存放器ARB.程序

6、计数器PCC指令存放器IRD.状态存放器PSW4 .微程序控制器中,每一条机器指令通常需()A.一条微指令来解释执行B.一段微指令编写的微程序来解释执行C.一条亳微指令来直接解释执行D.一段亳做指令编写的亮微程序来直接解释执行5 .一个指令周期通常由()组成。A,假设干个机器周期B.假设干个时钟周期C.假设干个工作脉冲D.假设干个节拍6 .请从下面原码一位除法(不恢匆余数法)的描述中选出描述错误的句子。(DRAM芯片采用地址且用的封装技术,问芯片有多少根地址线引脚?如果采用异步刷新方式,单.元刷新间隔为2ms,那么刷新佶号周期是多少?(5分)(4)假设用4个64K8位的SRAM芯片和1个32K

7、16位的SRAM芯片形成160K16位的SRAM存储区域,起始地址为OOOOH,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端:试写出RAM的地址范围,并画出SRAM与CPU的连接图,请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。(10分)3.图1是某单总线结构计算机,机器字长8位,IR为指令存放器,PC为程序计数器,M为主存,AR为地址存放器,DAl5DAl为哲存器,ALU能完成加、减、乘、除运算,RO-R3是通用存放器。各部件的控制信号均已标出,控制信号的命名准那么是:符号前的是数据发送方部件,符号后的是数据接收方部件,并

8、且控制信号中的B表示IB总线,另外,J1#控制指令译码,R/W#控制存储器读/写(=1:读;=0:写),CS#是存储器的片选信号。例如B-DAI表示由总线IB将数据打入暂存器DAl的控制信号。假设该机支持的机器指令格式如下,指令字长为12字节。Opcode (4 位)Rs (2 位)Rd (2位)Addr/Disp/Immd/X(8位)1 .根据所示的数据通路,画出ADDR1,Addr指令对应的微程序流程图(7分):功能为:存放器Rl的内容加上以Addr为地址的存储器I元中的操作数,结果送RI存放器。2 .假设该机微指令总共有138条,卷条微指令需要个控存单元,那么微指令的卜址字段至少需多少位?(2分)3 .某条指令的微程序流程图如图2所示。其中,Jl将根据操作码散转至指令的微程序入口。清写出这条指令的功能、寻址方式及指令的格式。(6分)

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 习题/试题

copyright@ 2008-2023 yzwku网站版权所有

经营许可证编号:宁ICP备2022001189号-2

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!