EDA技术实验报告.docx

上传人:王** 文档编号:851542 上传时间:2024-01-29 格式:DOCX 页数:18 大小:1.01MB
下载 相关 举报
EDA技术实验报告.docx_第1页
第1页 / 共18页
EDA技术实验报告.docx_第2页
第2页 / 共18页
EDA技术实验报告.docx_第3页
第3页 / 共18页
EDA技术实验报告.docx_第4页
第4页 / 共18页
EDA技术实验报告.docx_第5页
第5页 / 共18页
EDA技术实验报告.docx_第6页
第6页 / 共18页
EDA技术实验报告.docx_第7页
第7页 / 共18页
EDA技术实验报告.docx_第8页
第8页 / 共18页
EDA技术实验报告.docx_第9页
第9页 / 共18页
EDA技术实验报告.docx_第10页
第10页 / 共18页
亲,该文档总共18页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《EDA技术实验报告.docx》由会员分享,可在线阅读,更多相关《EDA技术实验报告.docx(18页珍藏版)》请在优知文库上搜索。

1、EDA技术实脸报告实验一EDA实验基本设计一、实验时间:2011年10月15日第六周星期六1-4节二、实验地点:集成电路设计实验室(一)(一教1427)三、实验目的1.熟悉ALTERA公司EDA设计工具软件QuartusII的使用方法。四、实验仪器计算机(预装QUartUSH软件)五、实验内谷1 .建立工作库文件夹和编辑设计文件(1)新建一个文件夹,文件夹名为cntlb,路径为d:cntlOb(2)输入源程序有 file Edit View Project Assignments Processing Tls Window Help州A:,W 一t54%gGR=*l=-2D昌X电包-2j第野弯

2、|Q畲 VMI .VhdI畲CNT10.VHD1 1LIBRARYIEEE;2 USEIEE.STD_LOGIC_1164.ALL;3 USEIEEE.STD二LOGIC二UNSlGj三D.AL1;iBENTITYCNTlO-IS-5 OPORT(CLK,RST,EN,LOAD:INSTD_LOGIC;6 DAlA:INSTLLOGIjVEeT6r(3DOKNTO0);7 DOUT:OUTSTD_L0GIC_VICT0R(3DCttNTO0);8 COUTrOOTSMLoGl6:9 ENDCOTlO;10 aARCHITECTUREbeavOFCMTlOIS11 SBEGIN12 9PROK5

3、S(CLK,RST,EN,LOAD)13 VaRIABLEQ:STD_L0GIC_VECT0R(3DOMNIO0);14 BEGIN15 SIFRST=,O,THENQj=(OTHERS=,0,);16 9ELSIFCLK,EVENTMDCLK=1THEN17 SIFEN=TTHEN18 aIF(LOAD=0,)THENQ:=DAlA;ELSE19 9IFQO);21 ENDIF;22 ENDIF;23 ENDIF;24 ENDIF;25 9IFQ=1001THENCCUT=,1,;26 ELSECOUT=,0,;ENDIF;27 DOUT方岫悒25自博La, Cdh ID疝eU心 CydMM

4、l: E35E14CI L 嘲 CIfno 知9酚4I卜国心hfewc Fife;! P Deagn Us ;Tasks* XFlw: Cmpiltoa蟠二V 0 Covpile BesigR美, .lyis Sytis, Pitttr (Pltc & MS)E, Asssbltr GftrattprocrauiM fihV TineQuest Iira咤 AnalysisL- EI Ketlist iterJQ n C . 5 Tt、3 Compilation Report 且皆 Legal Notice 昌自 FIoW SIJmmary Flow Setbngs Flov/ Non-Def

5、ault Global Flow Elapsed Time ROW OS Summary.昌皆 flow Log-昌2j Analysis & SynthesisE 的 FitterS 留Assembler昌TimeQuest Timing AnalyjFlow SummaryPlw StatusSuccessful - Sun Iov 20 14:30:56 2011Qwts Vtrsion9.0 Bmld 132 0225 SJ Full VersiRtVHon NutC10I旷knl Eatity JfSQClfIlOPenilyCycloneIHDeviceEP3C5EKOIini咤

6、HodelsFiaalQiurtusO5J36 (ll) I 5,136 (i ) I 5,136 ( aHo卜nlo(83卜Waring0卜C*nhg12)AElcdSU中弥司l)AR为/OMje:0o(227圉JyILoCatm5.时序仿真(1)打开波形编辑器,如图所示:Q QuarUn - DyIgrgd:OeXNUo CElO (2)设置仿真时间区域End TimeTime:15ClIUS|Defaullextensionoptions:Extensionvalue:Lastclockpattern色Endtimeextensionpersignal:SignalNameDkeetiO

7、nRadiXEXtenSiOnVaIUe波形文件存盘。选择FilefSaVeAS命令,将以默认名为CNTIO.vwf的波形文件存入文件夹d:cntl0b中。(4)将工程CNTlO的端口信号节点选入波形编辑器中,如图所示:*-X11k,!,二2Fu/电。WON。*。Gc-CNTio运Wmlml1K111I”力Z-HPcrierM3IJcicCMlXhqg曲CMaIH网】tl-*Un*tt7lurm“,:”iMr.44,!a*ad11tUA94la*thi3hrgrMIf“(DarralyzefInterfaceSirnUlatOrSettingPowerPlayPowefAnaIyzerSett

8、ingsSSNAnatyzerDesciiption:Cancel(8)启动仿真器。所有设置完毕后,选择PrOCeSSingfStartSinIUIatiOn命令,直到出现SimUIationwasSUCCeSSfUI,仿真结束,如图:MatterIwreBMCU14.975mPoH.vdtTiainctorwassuccessful(4warnings)JSimulator&曲SummaryR三SettingsSimulationWaveformEfaBJSimulationCoveragefflINlUsage舒MessagesgCNTIOVSvhJSimulationReportISim

9、ulalionReportSimulationWavefofmiSimulationWaveformsQuartusD(9)观察仿真结果。仿真波形文件SimUIationRePort通常会自动弹出如图所示:Q MasterTimcBar14 975 ns M Portet:122 usIntervot32l0JC,AX)nlr一UrCUEMISWW TOLLLL 8 回六、实验心得通过本次实验,我初步了解了软件QUartUSII的使用方法。实验二1位半加器和全加器设计一、实验时间:2011年10月20日第七周星期四9-12节二、实验地点:集成电路设计实验室(一)(一教1427)三、实验目的1 .掌握Q

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 研究报告 > 技术指导

copyright@ 2008-2023 yzwku网站版权所有

经营许可证编号:宁ICP备2022001189号-2

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!