广东海洋大学计算机组成原理复习提纲(完善版).docx

《广东海洋大学计算机组成原理复习提纲(完善版).docx》由会员分享，可在线阅读，更多相关《广东海洋大学计算机组成原理复习提纲(完善版).docx（14页珍藏版）》请在优知文库上搜索。

1、注：广东海洋大学计算机组成原理复习提纲，文档及答案由阿稻想洋洋完善上传提供，如有疑问或不妥之处，请自行解决或联系师兄我。题目虽好，但好似与真题有所偏差，仅供参考，作为补充，建议主要还是看2023九成真题。一、选择题1 .指令周期是指C_oA. CPU从主存取出一条指令的时间。B. CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间2 .以下四种类型指令中，执行时间最长的是/oA.RR型B.RS型C.SS型3 .某DRAM芯片，其存储容量为512KX8位，该芯片的地址线和数据线数目为D_oA.8,512B.512,8C.18,8D.19,84 .某SRA

2、M芯片，存储容量为64KX16位，该芯片的地址线和数据线数目为D-OA64,16B16,64C64,8D16,165 .描述PCI总线中根本概念不正确的句子是/oAHOST总线不仅连接主存，还可以连接多个CPUBPCl总线体系中有三种桥，它们都是Pel设备C以桥连接实现的PCI总线结构不允许许多条总线并行工作D桥的作用可使所有的存取都按CPU的需要出现在总线上6 .假设X补=IlolOO11,那么X的十进制数真值是B_oA.717 .存贮单元是指BoA.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合8 .以下表达中正确描述的句子是：AoA同一个CPU周期中，可以并行执行的微操作

3、叫相容性微操作B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作9 .存放器间接寻址方式中，操作数处在B_oA.通用存放器B.主存单元10 .如果浮点数尾数用补码表示，那么判断以下哪一项的运算结果是规格化数COA1.11000B0.01110D11 .CRT的分辨率为1024X1024像素，像素的颜色数为256,那么刷新存储器的容量是_B_。A.512KBB.IMB12 .计算机的外围设备是指D_oA.输入/输出设备B.外存储器C.远程通信设备D.除了CPU和内存以外的其它设备13 .计算机系统中的存贮器系统是指J)oARAM存贮

4、器BRoM存贮器C主存贮器Dcache主存贮器和外存贮器14 .以下数中最大的数是_A_oA.(10011001)2B.(227)8C.(98)16D.(152)1015.为确定下一条微指令的地址，通常采用断定方式，其根本思想是_COA.用程序计数器PC来产生后继微指令地址B.用微程序计数器PC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址16 .某计算机字长32位，其存储容量为4MB,假设按半字编址，它的寻址范围是COA04MBB02MBC02MDO-IMB假设按半字就是工6位了4

5、M=32Mb也就是说这个存储器能存放的位是32Mb现在一个地址就是工显然3216=2M0不要认为32.位就能寻找2的32次方就是4G的地址空间那是错的。17 .主存贮器和CPU之间增加cache的目的是_A_。A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器的容量C.扩大CPU中通用存放器的数量D.扩大外存的容量18 .采用串行接口进行7位ASCil码传送，带有1位奇校验位，1位起始位和1位停止位，当字符传送速率为500字符/s时，波特率为A_oA.5000波特B.9000波特C.1000波特D.4800波特500*(7+1+1+1)=500019 .存放器间接寻址方式中，操作数处在B_

6、oA.通用存放器20 .在集中式总线仲裁中，_B方式响应时间最快，_A方式对_C_最敏感。C.电路故障21 .设变址存放器为X,形式地址为D,(X)表示存放器X的内容，这种寻址方式的有效地址为A_oA.EA=(X)+DB.EA=(X)+(D)C.EA=(X)+D)D.EA=(X)+(D)22 .中断向量地址是：BoA子程序入口地址B.中断效劳例行程序入口地址C.中断效劳例行程序入口地址的指示器D.中断返回地址23 .对计算机的软、硬件资源进行管理的是_A_o.操作系统B.数据库管理系统C.语言处理系统D.用户程序24 .以下有关RISC的描述中，正确的选项是oA.RlSC的主要目标是减少指令数

7、，提高指令执行效率B.为了实现兼容，新设计的RISC,是从原来CISC系统的指令系统中挑选一局部实现的。C.采用RISC技术后，计算机的体系结构又恢复到早期的比拟简单的情况。D.RlSC设有乘、除法指令和浮点运算指令。25.D_表示法主要用于表示浮点数中的阶码。A.原码B.补码C.反码D.移码二、填空题1 .计算机系统中的存储器分为指令内存和外存O在CPU执行程序时，必须将指令存放在一内存中。2 .总线仲裁部件通过采用优先级策略或一公平策略，选择其中一个主设备作为总线的下一次主方，接管.总线控制权。3 .当代流行的标准总线追求与结构_、_CPU_、技术无关的开发标准。4 .Cache是一种高速

8、缓冲存储器，是为了解决CPU和主存之间.速度不匹配而采用的一项重要硬件技术。现开展为多级CaChe体系，指令CaChe与数据CaChC分设体系。5 .计算机系统中，以下部件都能够存储信息：主存CPU内的通用存放器CaChe磁带磁盘。按照CPU存取速度排列，由快到慢依次为，其中，内存包括;属于外存的是_。6 .一般来讲，取指周期中从内存读出的信息流是指令流,一定送往指令存放器；在执行周期中从内存读出的信息流是数据流。7 .一个较完善的指令系统应包含数据类指令,算术类指令，逻辑类指令,程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。8 .PCI是一个与处理器无关的高速外围总线,它采用同

9、步时序协议和集中式仲裁策略。9 .根据操作数所在位置，操作数在存放器中，为存放器寻址方式；操作数地址在存放器，为存放器间接寻址方式；操作数在指令中，为_立即_寻址方式。10 .计算机硬件包括A.存储器控制器运算器,适配器，输入/输出设备。容量存取时间存取周期和存储器带宽。12 .用16KX8位EPROM芯片组成128KX32位的只读存储器，那么数据存放器A._32位、地址存放器17位、共需EPROM芯片_32个。13 .主存与cache的地址映射有全相联映射、一直接映射、_组相联映射三种方式。三、简答题1 .指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。从时间上讲,

10、取指令齐件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令存放器）。从内存读出数据流流向运算器（通用存放器）2 .什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期：取出一条指令并且执行这条指令的时间；机器周期：又称CPU周期，cpu一次访问内存的时间，通常用内存中读取一个指令字的最短时间来规定CPU周期时钟周期：处理操作的最根本单位。（CPU的主频）指令周期、机器周期和时钟周期之间的关系：指令周期通常用假设干个机器周期表示，而机器周期时间又包含有假设干个时钟周期。3 .PCl总线中三种桥的名称是什么？桥的功能是什么？

11、4 .在存放器一存放器型，存放器一存储器型和存储器一存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？答：存储器存储器型时间最长，存放器存放器型时间最短，因为前者要两次访问内存，而后者不用访问内存！（存放器存放器型执行速度最快,存储器存储器型执行速度最慢。因为前者操作数在存放器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次存放器所需时间长。）5 .流水线中存在哪三种数据相关冲突会使流水线发生断流？如何解决数据相关冲突？流水线中有三类数据相关冲突：写后读(RAW)相关；读后写(WAR)相关；写后写(WAW)相关。解决数据相关冲突的方法:在流水CPU的

12、运算器中设置假设干运算结果缓冲存放器，暂时保存运算结果，以便于后继指令直接使用，这称为“向前”或定向传送技术6 .简述cache的根本原理。1. CPU与Cache之间的数据交换是以字为单位,而Cache与主存之间的数据交换是以块为单位。一个块由通常假设干定长的字组成。2.因此Cache的根本原理是当CPU要读取主存中一个字时,总是将存放该字的内存地址同时发给Cache和主存。此时Cache控制逻辑立即依据地址判断该字当前是否已在Cache中假设是将此字立即传送给CPU,CPU无需再访问主存让主存访问失效,假设非,那么用主存读周期把此字从主存读出送到CPU与此同时把含有这个字的数据块从主存读出

13、并装入到Cache中Cache中较旧的内容块替换掉。这种替换控制由始终管理Cache使用情况的硬件逻辑电路来实现最常用的替换算法为LRU最近最少使用策略。8 .某8位机的主存采用半导体存储器,地址码为18位，采用4K4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：a.假设每个模块条为32KX8位，共需几个模块条？(2,8*8)/(32k*8)=8(个)b.每个模块条内有多少片RAM芯片？(2,5212)*(8位/4位)=16即(32KX8)4KX4=16(片)c.主存共需多少RAM芯片？8*16=128（片）9 .什么是刷新？刷新操作有哪两种方式，各有什么特点？对DRAM

14、定期进行的全部重写过程；集中式刷新、分布式刷新集中式刷新：DRAM的所有行在每一个刷新周期中都被刷新分布式刷新：每一行的刷新插入到正常的读、写周期之中10.求十进制数T13的原码表示，反码表示，补码表示表示（用8位二进制表示，并设最高位为符号位，真值为7位）。原码：11110001反码：10001110补码：10001111四、分析与设计1.CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，cache存取周期为50ns,主存为250ns,求CaChe/主存系统的效率和平均访问时间。=0.95平均访问时间60ns效率83.3%10 指令格式如下所示，OP为

15、操作码字段，试分析指令格式特点。3126 25 22 2118 1716 15OP源存放器变址存放器偏移量1、双字长二地址指令2、操作字段。P为6位，可以指定64种操作（指令）3、一个操作数在源存放器（共16个），另一个操作数在存储器中（由变址存放器和位移量决定），所以是RS型指令11 某计算机字长32位，有16个通用存放器，主存容量为IM字,采用单字长二地址指令，共有64条指令，试采用四种寻址方式（存放器、直接、变址、相对）设计指令格式。12 用32K*16位的EEPROM芯片组成128K*16位的只读存储器，问：（1）数据存放器和地址存放器各多少位？共需多少个EEPROM芯片？数据存放器16位，地址存放器17位共需要4个(2)画出此存储器组成框图。13 参见课本P140的数据通路，画出指令STA,R,(R)的指令周期流程图，其含义是将存放器Rl的内容传送至(R