集成电路封测行业深度报告：先进封装助力高速互连.docx

《集成电路封测行业深度报告：先进封装助力高速互连.docx》由会员分享，可在线阅读，更多相关《集成电路封测行业深度报告：先进封装助力高速互连.docx（11页珍藏版）》请在优知文库上搜索。

1、集成电路封测行业深度报告：先进封装助力高速互连1先进封装市场占比提升海量数据催生高带宽需求，先进封装不断迭代。随着各行业应用中产生的数据量不断增长，对高带宽的需求与日俱增。尤其是机器学习和AI相关应用需要强大的处理能力，因此需要在芯片上高密度的集成晶体管。封装也不例外，封装形式的迭代均是通过以下两个途径以提高带宽：1）增加I/O数量。封装厂选择制造多层RDL以扩大I/O点的范围，并在每一层RDL中不断缩小L/S线距以容纳更多的I/O点。2）增加传输速率，通过减小裸芯之间的互联距离和选择具有更低介电常数的材料来实现。先进封测市场占比迅速增加。先进封装市场规模将从2021年的321亿美元增长到20

2、27年的572亿美元，CAGR达10.11%。根据市场调研机构Yole,2022年先进封装占全球封装市场的份额约为47.20%,预计2025年占比将接近于50%o中国市场中先进封装占比低于全球水平，2022年为38%,自2014年以来与全球市场的差距正在逐步缩小。倒装为目前主流25D/3D封装高速增长。2021年FCBGA和FCCSP占比分别为33.69%和19.76%,合计占比超50%o其次为2.5D/3D封装，2021年占比为20.57%,主要由台积电供应。在各封装形式中，2.5D/3D封装的增速最快，2021-2027年CAGR达14.34%,增量主要由AI、HPC.HBM等应用驱动。先

3、进封装市场主要由HPCx网络和消费应用驱动。HPC和网络应用的大部分增长来自AI芯片、边缘计算和网络芯片，它们需要扇出型封装以提供小尺寸和节约成本。2022年只有不到20%的数据中心使用2.5D封装，但在2027年这一比例将有望超过50%3D封装将加速在HBM、CPU、GPU中的渗透。消费电子应用领域的重要客户是苹果，其应用处理器、图形芯片、5G/6G调制解调器芯片均使用扇出封装。先进封装市场马太效应明显。2021年ASE市占率居首，份额为26%o台积电和安靠并列第二，长电科技位列第四，市占率为10%。2021年CR5为76%,而2016年CR5为48%,5年间提升了28%,份额前五名中仅长电

4、和日月光仍位列其中。Fab/IDM厂和OSAT错位竞争:Fab/IDM厂商涉足3D堆叠,OSAT主攻倒装、扇出和晶圆级封装。Fab/IDM厂基于前道制造优势和硅加工经验，聚焦产品性能，多开发基于Si-interposer的2.5D或3D封装技术。从头部厂商的封装类型来看，三星的3D堆叠产品最高，达67%,主要系其存储产品占比较高所致。其次为台积电，3D堆叠占比为46%;凭借其InFo在苹果产品中的渗透，台积电扇出型封装占比也达到了33%oOSAT厂商则聚焦于载板技术，成本为先，产品结构中倒装仍是主力，FCBGA和FCCSP占比在ASE中为38%和29%,在安靠中为28%和33%,在长电中为28

5、%和31%o内资封测企业中甬矽电子、通富微电先进封装占比领先。甬矽电子目前封装技术以SiP为主，先进封装产品占比达100%。通富微电、长电科技、华天科技技术布局最为广泛，且均已具备2.5D/3D的技术储备，未来先进封装占比有望继续提升。凸点间距(BumpPitch)越小，封装集成度越高，难度越大。从BumpPitch来看，台积电3DFabric技术平台下的3DSoIC.InFOxCoWoS均居于前列，其中3DSoIC的bumpPitch最小可达6um,居于所有封装技术首位。BumpPitch间距最小的3DSoIC和FoVeroSDireCt仍在研发中，尚未量产。目前已经量产的封装技术中，bum

6、ppitch最小的为台积电的InFCLLSL2核心技术赋能先进封装2.1 键合技术：Bumppitch不断缩小，混合键合趋势已来2.1.1 倒装键合倒装芯片的组装主要有两种方式，间接键合和直接键合。通过回流焊凸点焊球或者TCB热压键合的属于间接键合，特点是芯片与基板之间有中间材料。通过混合键合，铜与铜扩散键合，中间没有其他材料的方式是直接键合。铜柱凸点是高密度、窄节距集成电路封装市场主流方式。随着先进封装对凸点间距要求越来越小，为了避免桥接现象的发生，实现更高I/O密度，IBM公司于21世纪初首次提出了铜柱凸点。在焊料互连过程中，铜柱凸点能够保持一定的高度，可以防止焊料的桥接现象发生，同时可以

7、掌控堆叠层芯片的间距高度，铜柱凸点的高径比不再受到阵列间距的限制，在相同的凸点间距下，可以提供更大的支撑高度，显著改善了底部填充胶的流动性。2.1.2 TCB回流焊仍为FC组装主流方式,TCB潜力大。根据铜柱凸点的节距不同，铜柱凸点的键合方法可以分为回流焊和热压键合（TCB）两种方式。对于节距较大的铜柱凸点，可采用回流焊方式完成凸点键合。回流焊的方式效率高，成本低，其缺点跟热膨胀系数（CTE）有关，由于整个封装由不同的材料组成，在回流炉中加热会导致这些不同的材料以不同的速度膨胀。当芯片和基板膨胀和冷却时，CTE的差异会导致翘曲。此外还会有芯片间隙变化等问题导致最终产品电气性能差。C4锡球/C2

8、铜柱凸点回流焊：回流焊被用于倒装芯片的组装超过50年，组装过程相对简单，（1）使用上视和下视相机识别芯片上的凸点位置以及基板上的焊盘位置；（2）在C4凸点、基板上或两者上都涂敷助焊剂；以及（3）将带有C4凸点的芯片取出并放置在基板上，然后在一定温度下进行回流焊。通常来说，C4凸点间距最小可以做到50微米。C2（带有焊帽的铜柱）凸点芯片回流焊主要用于高引脚数和细间距的倒装芯片组装。组装过程与C4凸点相同，但自对准特性远不如C4凸点，因此很少被使用。一般来讲，C2回流焊凸点间距可以小到25微米。C2TCB:在高密度和超细间距倒装芯片组装中运用热压键合C2的方式主要有低压应力和高压应力两种方式。低压

9、应力C2TCB通常情况下可以做到小至8微米的铜柱间距。高压应力C2TCB则必须结合NCP或者NCP底部填充技术。TCB的缺点在于设备成本高，当前全球做TCB设备的厂商主要是ASMPacific.库力索法(K&S)以及Besi等。2.1.3 混合键合混合键合成为趋势，可实现IOUm以内的凸点间距。随着芯片的制造节点不断缩小，封装尺寸和凸点间距也需要相应缩小。目前主流的倒装技术为回流焊，最小可实现40-50um左右的凸点间距。如若进一步缩小凸点间距会带来翘曲和精度问题，回流焊不再适用，而是转用热压键合(TCB)的方式。当凸点间距缩小至IOUm时，TCB工艺中会产生金属间化合物，导致导电性能下滑。为

10、了在高集成度(凸点间距Wum以内)的芯片封装中解决这些问题，混合键合技术正在得到越来越多的青睐。混合键合是一种永久键合工艺，其将介电键合(SiOx)与嵌入式金属(Cu)结合起来形成互连。它在业界被称为直接键合互连(DBI)o混合键合通过键合界面中的嵌入式金属焊盘扩展了熔合键合，从而允许晶圆面对面连接。混合键合可分为芯片到晶圆(DietoWaferzD2W)以及晶圆到晶圆(WafertoWafer,W2W)的键合，W2W量产进度更快，但D2W应用前景更大。芯片到晶圆的混合键合芯片到晶圆（DietoWaferrD2W）是指将单个芯片逐个键合到目标晶圆上的过程。模具尺寸越大，使用D2W堆叠越有利，成

11、本效益越高。D2W通常是混合键合的主要选择，因为它支持不同的芯片尺寸、不同的晶圆类型和已知的良好芯片，而W2W通常只支持相同节点的芯片。D2W技术目前在CIS和存储中已经有所应用。目前业界主要有Co-D2W、DP-D2W和SA-D2W三种键合方法，其中Co-D2W是开发时间最早、技术最成熟的方法，以及有经过多年验证的小批量生产经验。其次是DP-D2W方法，主要方法与倒装芯片键合类似，技术通用性较强，目前有数家设备厂在开发相关技术并进行量产的可行性验证。而SA-D2W的量产方法仍不明确。集体晶粒到晶圆键合（Co-D2W）:在Co-D2W中,多个裸片在一个工艺步骤中被转移到最终晶片上。Co-D2W

12、键合工艺的生产流程，包括四个主要部分：载体准备、载体群、晶片键合（临时和永久）和载体分离。过去几年中，Co-D2W在硅光通信等应用领域中进行了小批量量产。直接贴装晶粒到晶圆（DP-D2W）键合：是目前正在评估的另一种用于异质集成应用的混合晶粒到晶圆键合方法，使用拾取贴装倒装芯片键合机将晶粒单独转移到最终晶圆上。晶圆到晶圆的混合键合晶圆级键合是指将两片晶圆高精度对准、接合，实现两片晶圆之间功能模块集成的工艺。晶圆级键合设备可用于存储器堆叠、3D片上系统（SoC）.背照式CMOS图像传感器堆叠以及芯片分区等多个领域，是目前混合键合中能够进行大量生产的技术。台积电SoIC-WoW技术通过晶圆堆叠工艺

13、实现异质和同质3D硅集成。紧密的键合间距和薄的TSV可实现更好的性能、更低的功耗和延迟以及更小的外形尺寸。WoW适用于高良率节点和相同芯片尺寸的应用或设计，它甚至支持与第三方晶圆集成。在W2W中，芯片在晶圆厂的两个晶圆上加工。然后，晶圆键合机取出两个晶圆并将它们键合在一起。最后，对晶圆上堆叠的芯片进行切割和测试。混合键合推动键合步骤和设备单价增加。以AMD的EPYC为例，从2017年的第一代霄龙处理器到2023年最新发布的第四代产品，生产过程中所需键合步骤从4次提升到了超50次。键合技术从倒装迭代至混合键合+倒装，对键合设备也提出了更高的要求，Besi相应开发了8800Ultra以提供混合键合

14、的键合功能，相比原来的倒装键合机单价提升了3-5倍。封装形式演变下，键合机需要更高的精度和更精细的能量控制。封装技术经历了从最初通过引线框架到倒装（FC）、热压粘合（TCP）、扇出封装（Fan-out）、混合封装（HybridBonding）的演变，以集成更多的I/O、更薄的厚度，以承载更多复杂的芯片功能和适应更轻薄的移动设备。在最新的混合键合技术下，键合的精度从5-10mm2提升到10k+mm2,精度从20-10um提升至O.5-O.1Um,与此同时，能量/Bit则进一步缩小至O.O5pJBit,因此，键合机的控制精度和工作效率都需达到新高度。混合键合拉动键合设备需求，存储应用爆发值得期待。

15、根据华卓精科招股书，1万片晶圆/月的产能需要配置4-5台晶圆级键合设备。Besi预计2024年混合键合系统累计需求达100套，预计2025年后随着混合键合技术在存储中的应用,2026年累计需求将超200套（保守口径）。相较于D2W设备，W2W设备在产业中的应用更为广泛。根据Yole统计，2020年全球D2W和W2W键合设备的市场规模约为0.06亿美元和2.61亿美元。2020-2026年，全球D2W和W2W键合设备的市场规模CAGR分别为69%和16%。2.2 RDL:晶圆级封装关犍技术，拓展I/O范围RDL是晶圆级封装中最为关键的技术。其在晶圆表面利用金属层与介质层形成相应的金属布线图形，将

16、原来设计的芯片线路焊盘重新布线到新的、间距更宽的位置，使芯片能适用于更有效的封装互连形式。RDL通过改变线路I/O端口原有的设计，加大I/O端口间距，提供较大的凸块焊接面积，同时减小基板与元器件间的应力，提高元器件的可靠性。此外封装工艺RDL可取代部分芯片线路，从而缩短芯片开发时间。2.5D/3D封装中RDL不可或缺。在2.5DIC集成中,以台积电CoWoS-S为例，其在中间层上下都布有宽间距的RDL层，通过TIV(ThroughinterpOSerVia)进行信号和电气传递，在高速传输中提供低损耗的高频信号。在3D封装中，如果上下是不同类型的芯片进行堆叠，则需要通过RDL重布线层将上下层芯片的IO进行对准，从而完成电气互联。随着工艺技术的发展，RDL金属布线的线宽和线间距越来越小，从而提供更高的互联密度。封测厂主要用电镀法制作RDL,大马士革法满足低L/S需求。RDL的制作方式包括电镀法、大马士革、金属蒸镀+金属剥除等，由于电镀法成本低，被封测厂广泛