第7讲存储器.ppt

《第7讲存储器.ppt》由会员分享，可在线阅读，更多相关《第7讲存储器.ppt（77页珍藏版）》请在优知文库上搜索。

1、1第第7 7讲讲 半导体存储器半导体存储器2存储系统的基本概念 存储器是存储器是 是计算机中用来存储信息的部件；是计算机中用来存储信息的部件；是是一种具有记忆功能的部件一种具有记忆功能的部件；是计算机的重要组成部分，是是计算机的重要组成部分，是CPUCPU最重要的系统资源之一最重要的系统资源之一。存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备CPU3存储器的层次结构 微机拥有不同类型的存储部件 由上至下容量越来越大，但速度越来越慢寄存器堆寄存器堆高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱

2、机外存储器脱机外存储器快慢小大容量速度CPU内核内核4DSESSSCSIPPSW标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器4321数据暂存器数据暂存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列地址总线地址总线AB数据总线数据总线DB总线总线接口接口控制控制电路电路控制总线控制总线CB运运算算器器地地址址加加法法器器地地址址译译码码器器、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据29AH、指令指令MOV AL,BX包含一个从存储器读操作包含一个从存储器读操作存储器存储器CPU5可以分为双极型和金

3、属氧化物半导体型两类。（1）双极型双极型由TTL晶体管逻辑电路构成，在微机系统中常用作高速缓存器（Cache）。特点：工作速度快，与CPU处在同一量级；集成度较低、功耗大、价格偏高。（2）金属氧化物半导体型金属氧化物半导体型又称MOS型，在微机系统中主要用来构造内存。根据制造工艺，可分为NMOS、HMOS、CMOS、CHMOS等，可用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM等。特点是集成度高、功耗低、价格便宜，但速度较双极型器件慢。按制造工艺分类按制造工艺分类6按存储器存取方式分类：按存储器存取方式分类：7半导体存储器的主要性能指标 存储容量：半导体存储器芯片的存储容量是

4、指存储器可以容纳的二进制信息量 用NM表示，N为存储单元数，M为每个存储单元存储信息的位数。例例6-1 某存储器芯片的地址线为16位，存储字长为8位，则其存储容量为多少？解：解：若某存储器芯片有M位地址总线、N位数据总线其存储容量为N位。该存储器芯片中M为16位，N为8位，则其存储容量为8位=64K8位。字数每个字的字长8半导体存储器的主要性能指标 存储速度 可以用两个时间参数表示：存取时间（Access Time）TA，定义为从启动一次存储器操作，到完成该操作所经历的时间。存储周期（Memory Cycle）TMC，定义为启动两次独立的存储器操作之间所需的最小时间间隔。存储速度取决于内存储器

5、的具体结构及工作机制。9半导体存储器的主要性能指标 可靠性 存储器的可靠性用平均故障间隔时间（MTBF，Mean Time Between Failures）来衡量，MTBF越长，可靠性越高。性能/价格比 性能主要包括上述三项指标存储容量、存储速度和可靠性。对不同用途的存储器有不同的要求 有的存储器要求存储容量大，选择芯片时就以存储容量为主，有的存储器如高速缓冲器，则要求以存储速度为主。10半导体存储器的结构 11存储器读写时序 在微机系统中，为使存储器正常工作，必须注意其工作时序 其片选、读写控制信号、以及地址信号ADDR等必须按照一定的时间要求顺序地输入给存储器的控制电路。12例 SRAM

6、 HY62256A的读、写周期时序 13例 SRAM HY62256A的写周期时序 14典型存储器芯片及其接口特性 静态随机存储器（SRAM）15典型的静态RAM芯片 典型的静态RAM芯片如HM 6116（2K8位），6264（8K8位），62128（16K8位）和62256（32K8位）等。1661166116是一种20488位的高速静态CMOS随机存取存储器，其基本特征是：（1）高速度存取时间为100ns/120ns/150ns/200ns（分别以611610、611612、611615、611620为标志。（2）低功耗 运行时为150mW，空载时为100mW。（3）与TTL兼容。（4）管

7、脚引出与标准的2K8b的芯片（例如2716芯片）兼容。（5）完全静态无需时钟脉冲与定时选通脉冲。17SRAM 6116的引脚的引脚 18SRAM 6116的工作方式 片选信号、写允许信号和输出允许信号的组合控制SRAM 6116芯片的工作方式 19SRAM 6116的内部功能框图 静态RAM的结构2K*816Kbit20SRAM 6264 容量为8K8位 地址线13条，即A12A0；数据线8条即I/O8I/O121SRAM 6264 6264运行方式WECS1CS2OE方方式式I/OH未未选选中中高高阻阻L未未选选中中高高阻阻HLHH输输出出禁禁止止高高阻阻HLHL读读OUTLLHH写写INL

8、LHL写写IN22随机存储器RAM 静态RAM 静态RAM的引脚：数据线：由RAM的位数决定；地址线：由RAM的单元数决定；控制线：CE：片选，有效时，芯片才工作；WE：读写控制，为0时写，为1时读；OE：输出控制，为0时，允许输出。和CPU的连接。23SRAM接口特性 24动态随机存储器（DRAM）信号存储在电容C上。行选择信号有效时可以刷新，也可以读出，但读出时必须列选择信号也有效。破坏性读出 为使Cs上读出后仍能保持原存信息（电荷），刷新放大器需要对这些电容进行重写操作，以补充电荷使之保持原信息不变-回写（刷新）。25典型的动态RAM芯片 为了降低芯片的功耗，保证足够的集成度，减少芯片对

9、外封装引脚数目和便于刷新控制，DRAM芯片都设计成位结构形式，即每个存储单元只有一位数据位 一个芯片上含有若干字，如4K1位，8K1位，16K1位，64K1位或256K1位等。存储体的这一结构形式是DRAM芯片的结构特点之一。26DRAMIntel 2164 Intel 2164是64K1位的DRAM芯片，基本特征：（1）存取时间为150ns/200ns（分别以2164A-15、2164A-20为标志）。（2）低功耗，工作时最大为275mW，维持时最大为27.5mW。（3）每2ms需刷新一遍，每次刷新512个存储单元，2ms内需有128个刷新周期。27Intel 2164A的引脚 动态RAM

10、动态RAM的位数都是1位；动态RAM的地址引脚只是实际地址线的一半。为保证地址正确读入，有行、列地址控制输入CAS和RAS，控制输入有效时，分别读入一半地址。2164是64K1位RAM。2282164结构框图结构框图29随机存储器 动态RAM的刷新和刷新控制器8203 8203是专门为2117（16K1位）、2164（64K1位）动态RAM专门设计的；无刷新请求时，内部的刷新定时器会每隔1016s发出一次刷新请求，可以每2ms对所有RAM单元刷新一次。3031DRAM接口特性 DRAM与CPU相连时，其管脚和CPU三总线相连接的方法与SRAM基本类似，但是必须强调的是：DRAM由于其结构的不同

11、，其与CPU连接时必须考虑三个特殊问题：定时刷新 地址信号输入 位扩展32DRAM接口特性33只读存储器（ROM）掩摸ROM 生产厂家根据用户需要在ROM的制作阶段，通过“掩膜”工序将信息做到芯片里，适合于批量生产和使用。掩膜ROM制成后，用户不能修改。34可擦可编程ROM（EPROM）基本存储单元电路 核心部件是FAMOS场效应管（Floationg grid Avalanche injection MOS）35典型的EPROM芯片 EPROM芯片常用的有：2716（2K8）2732（4K8）2764（8K8）27128（16K8）27256（32K8）27512（64K8）等。36Inte

12、l 2732A Intel 2732A是一种4K8b的EPROM 12条地址线A11A0 8条数据线O7O0。为芯片允许信号，用来选择芯片；为输出允许信号，用来把输出数据送上数据线，只有当这两条控制线同时有效时，才能从输出端得到读出的数据。CEOE372732A的工作方式 2732A有6种工作方式 38EPROM接口特性 39电可擦可编程ROM（EEPROM）EPROM即使整个芯片只有1位错，也要从电路板取下重新擦写，不方便。2864A容量为8K*8，28引脚，内部逻辑和引脚内部存储矩阵256行(A0-7)*32列(A8-12),IO0-7是8位数据IO端，有地址和数据锁存器，电源控制端CE。

13、40EEPROM2864A 允许写入控制端WE，允许数据输出控制端OE 整片擦除10ms，对单字节擦写2ms，读取时间250ns 擦写过程是：擦除原有内容时置R/B低电平，写入数据，完成置R/B高电平。CPU通过R/B控制芯片擦写。2864A片写周期定时通过R/B向CPU表明工作状态，大量采用中断方式不影响实时性在线修改内存参数。41只读存储器（ROM）读方式 WE=1 CE=OE=0时进行，允许CPU读2864A的数据 写方式 擦除(写全1)和写入(写字节)为同一写方式，擦除时输入为TTL高电平，字节写入时CE低电平，OE高电平，WE宽度为2ms低电平 片擦除方式 全片擦除方式，字节单元全置

14、1，此时无需考虑地址，但OE为低电平。维持方式 8264A功率下降维持方式，此状态在非擦写和读操作时（维持状态）可以节省60%电源消耗，此时输出端悬空。42EEPROM接口特性 芯片写操作时，须首先判断READY/BUSY端的状态 当该端状态为高电平时可以写入一次数据，当该端状态为低电平时则需等待。43EEPROM接口特性 44存储器系统的组织 微型计算机系统所支持的最大内存容量取决于CPU地址总线的位数。如8086的地址线为20位，其所支持的最大内存容量是1MB，ARM920T内核的处理器地址总线为32位，其理论支持的最大内存容量为232Byte。存储空间如何组织，主要涉及到存储结构确定和存

15、储器系统设计两个方面。45存储器结构确定 微机中的内存往往被分为片内存储器和扩展的片外存储器。构建存储器系统时，应根据微处理器的不同，选择不同的存储器组织结构。根据微处理器的类型不同，其存储器结构也不尽相同，如：8086/8088CPU 以及MCS-51单片机只使用片外存储器。部分型号的C8051F单片机在片内集成了一定容量的数据存储器。当系统的容量超出该范围时，则必须通过扩展片外存储器来解决。所有的C8051F单片机内部均集成有程序存储器（Flash存储器），不再支持外扩的程序存储器 S3C2410（ARM920T内核）虽然理论上支持0232-1的寻址空间，但只有1G的地址空间（0X0000

16、00000X40000000）用于支持片外存储器的连接，其他空间有一小部分用于I/O端口或部件的寻址。46存储器结构确定 但必须注意的是，某些单片机，如MCS-51系列单片机所支持的外部数据存储器和程序存储器是两个不同的独立空间，其总线控制方法如下：数据总线、地址总线和数据存储器写信号 和数据存储器读信号组成CPU外部数据存储器总线 数据总线、地址总线与程序存储器读控制信号组成程序存储器总线。P0和P2 口分别为低、高8位数据总线和8位地址总线分时复用端口。47存储器系统设计 存储器系统设计：首先应该确定整机存储容量，再根据需要确定选用存储芯片的类型和数量 划分RAM、ROM区，画出地址分配图 并根据地址分配图确定译码方法 最后选用合适器件，画出译码电路图。48存储器系统设计 存储器芯片的选择：根据存储器的容量和芯片的容量决定需要存储器芯片的数目：T=总容量/单片容量注意：总容量是存储器单元数8如：64KB存储器需要2164（64K1位）：(64K8)/(64K1)=8片 根据需要选择静态或动态RAM49主存储器设计 存储器地址分配 对于8086CPU存储器地址和外设地址可以分开考虑。