第6章版图设计准则课件.ppt

《第6章版图设计准则课件.ppt》由会员分享，可在线阅读，更多相关《第6章版图设计准则课件.ppt（72页珍藏版）》请在优知文库上搜索。

1、第第6章章 版图设计准则版图设计准则 Rule for performance 引言 设计规则(Topological Design Rule)上华0.6um DPDM CMOS工艺拓扑设计规则 设计规则的运用 版图设计准则(Rule for performance)匹配 抗干扰 寄生的优化 可靠性第6章-版图设计准则1 典型的典型的IC设计流程设计流程行为描述行为描述行为级综合行为级综合逻辑综合逻辑综合版图综合版图综合掩膜掩膜 将行为级描述（将行为级描述（HDL）转）转 换成寄存器传输级（换成寄存器传输级（RTL）的）的 结构描述结构描述 将逻辑级的行为描述将逻辑级的行为描述 （状态转移图、

2、布尔方程、真值表、（状态转移图、布尔方程、真值表、转换成逻辑级的结构描述（逻辑门转换成逻辑级的结构描述（逻辑门 的网表）；的网表）；逻辑优化逻辑优化 逻辑仿真，采用硬件仿真（逻辑仿真，采用硬件仿真（PLD、FPGA）测试综合（提供自动测试图性生成，可消测试综合（提供自动测试图性生成，可消 除设计中的冗余逻辑，诊断设计中的除设计中的冗余逻辑，诊断设计中的 不可测逻辑结构）不可测逻辑结构）将门级网表转化成版图将门级网表转化成版图（完成布局、布线）（完成布局、布线）A.总体设计流程总体设计流程第6章-版图设计准则2LVS（Layout versus Schematic）B.布局、布线流程布局、布线流

3、程网表输入网表输入布图规划布图规划布局布局全局布线全局布线详细布线详细布线版图参数提取版图参数提取一致性检查一致性检查后模拟后模拟版图生成版图生成掩膜文件掩膜文件将版图寄生参数引入将版图寄生参数引入电路图，模拟检查电路的时序电路图，模拟检查电路的时序及速度等是否仍符合要求及速度等是否仍符合要求POST SIMULATIONplace&routeplace&route第6章-版图设计准则3概述 电路的设计及模拟验证决定电路的组成及相关的参数，但仍不是实体的成品，集成电路的实际成品须经晶片厂的制作；版图设计师的工作是将所设计的电路转换为图形描述格式，即设计工艺过程需要的各种各样的掩膜版，定义这些掩

4、膜版几何图形的过程即Layout；层次化、模块化的布局方式可提高布局的效率；第6章-版图设计准则4引言 芯片加工：从版图到裸片制版加工是一种多层平面“印刷”和叠加过程，但中间是否会带来误差？第6章-版图设计准则5人工版图设计的必要性 需要人工设计版图的场合1、数字电路版图单元库的建立2、绝大部分的数模混合电路3、其它自动布线不能满足要求的设计 在Layout的过程中要受到几个因素的限制：1、设计规则（数字和模拟电路）2、匹配问题（主要针对模拟电路）3、噪声考虑（主要针对模拟电路）第6章-版图设计准则6设计规则 设计规则的目的是确定掩膜版的间距，它是提高器件密度和提高成品率的折衷产物。设计规则决

5、定最小的逻辑门，最小的互连线，因此可以决定影响延迟的寄生电阻，电容等。设计规则常表达为，是最小栅长的0.5倍。第6章-版图设计准则7影响匹配的一些因素第6章-版图设计准则8晶体管的匹配问题 用大小一致的晶体管 把大晶体管分解为几个大小相同的晶体管 所有要匹配的晶体管的电流方向要求一致 所有匹配的器件都要求有相同的边界条件，如果不同，则要加虚假（dummy）器件 差分对要采用共质心设计加入虚假器件使所有的器件都有相同的边界条件第6章-版图设计准则9大晶体管的版图 估算结寄生电容非常重要，当需要最小化结寄生电容时，可以用两个晶体管共用一个结。第6章-版图设计准则10共质心设计 对于匹配十分关键的差

6、分对，一定要求做到共质心 共质心的意思构建两个关于某一个中心点完全对称版图 这样的好处在x和y方向的工艺变化被抵消掉了 电容可以用两层多晶中间夹着一层二氧化硅来实现 主要的误差源是腐蚀过度和二氧化硅厚度变化。一般腐蚀过度是主要因素，可以通过增加面积来使误差达到最小化。为了使匹配达到最好，我们将前面晶体管匹配引用到电容中。第6章-版图设计准则11电容的匹配电阻的匹配多晶硅电阻：与电压无关；有较高的温度系数。扩散区或离子注入区（结,阱，或基区）：电阻较高；阻值依赖于电阻两端的电压 第6章-版图设计准则12噪声考虑为了最大限度减小来自于数字电路与衬底和模拟电路电源的耦合，需要采取一些特殊的措施 首先

7、是数字电路和模拟电路必须用不同的电源线：理想的情况是数字电路和模拟电路的电源只能在片外相连，实际上往往做不到。最少要做到：如果一个压焊点既给模拟电路供电又给数字电路供电，要从该压焊点引出两条线分别给模拟电路和数字电路供电 电源线第6章-版图设计准则13掩蔽技术 掩蔽技术可以防护来自于或者去向衬底的电容耦合。可以减小两条金属线之间的cross-talk 第6章-版图设计准则14所设计的版图：引言第6章-版图设计准则15加工后得到的实际芯片版图例子：引言第6章-版图设计准则16引言 加工过程中的非理想因素 制版光刻的分辨率问题 多层版的套准问题 表面不平整问题 流水中的扩散和刻蚀问题 梯度效应第6

8、章-版图设计准则17引言 解决办法 厂家提供的设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循 设计者的设计准则(rule for performance)，用以提高电路的某些性能，如匹配，抗干扰，速度等第6章-版图设计准则18基本定义(Definition)WidthSpaceSpaceEnclosureExtensionExtensionOverlap1.请记住这些名称的定义2.后面所介绍的 layout rules 必须熟记，在画layout 时须遵守这些规则。设计规则宽度间距伸展重叠覆盖第6章-版图设计准则19

9、版图设计准则(Rule for performance)匹配 抗干扰 寄生的优化 可靠性第6章-版图设计准则20匹配设计 在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达20%30%由于芯片面积很小，其经历的加工条件几乎相同，故同一芯片上的集成元件可以达到比较高的匹配精度，如1%，甚至0.1%模拟集成电路的精度和性能通常取决于元件匹配精度第6章-版图设计准则21匹配设计 失配：测量所得的元件值之比与设计的元件值之比的偏差 归一化的失配定义：设X1,X2为元件的设计值，x1,x2为其实测值，则失配为：11221121212xXxXXXXXxx第6章-版图设计准则22匹配设计 失配可视

10、为高斯随机变量 若有N个测试样本1,2,N，则的均值为：方差为：NiiNm11NiimNs1211第6章-版图设计准则23匹配设计 称均值m为系统失配 称方差s为随机失配 失配的分布：3失配：|m|+3 s概率99.7%第6章-版图设计准则24匹配设计 失配的原因 随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动(fluctuation)随机失配可通过选择合适的元件值和尺寸来减小 系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等 系统失配可通过版图设计技术来降低第6章-版图设计准则25匹配设计 随机统计波动(Fluctuations)周围波动(periphera

11、l fluctuations)发生在元件的边沿 失配随周长的增大而减小 区域波动(areal fluctuations)发生在元件所覆盖的区域 失配随面积的增大而减小第6章-版图设计准则26匹配设计 电容随机失配 两个大小均为C的电容的失配：Kp和ka分别为周围波动和区域波动的贡献，均是常量 一般地，电容失配与面积的平方根成反比，即容量为原来2倍，失配减小约30%不同大小电容匹配时，匹配精度由小电容决定CkkCspaC1第6章-版图设计准则27匹配设计 电阻随机失配 两个阻值为R、宽度为W的电阻的失配：Kp和ka分别为周围波动和区域波动的贡献，均是常量 一般地，电阻失配与宽度成反比，即阻值为原

12、来2倍，失配为原来的一半 不同阻值的电阻，可通过调整宽度来达到相同的匹配精度WkkRWspaR1第6章-版图设计准则28匹配设计 晶体管匹配：主要关心元件之间栅源电压（差分对）和漏极电流（电流镜）的偏差 栅源电压失配为：漏极电流失配为：212kkVVVgstGS1121221gstDDVVkkIIVt,k为元件间的阈值电压和跨导之差，Vgs1为第1个元件的有效栅电压，k1,k2为两个元件的跨导对于电压匹配，希望Vgs1小一些(0.1V)，但对电流匹配，则希望Vgs1大一些(0.3V)第6章-版图设计准则29匹配设计 晶体管随机失配 在良好的版图设计条件下 阈值电压 跨导 均与栅面积的平方根成反

13、比effeffVVLWCstteffeffkkLWCksCVt和Ck是工艺参数背栅掺杂分布的统计波动（区域波动）线宽变化，栅氧的不均匀，载流子迁移率变化等（边沿和区域波动）第6章-版图设计准则30匹配设计 系统失配 工艺偏差(Process Bias)在制版、刻蚀、扩散、注入等过程中的几何收缩和扩张，所导致的尺寸误差 接触孔电阻 对不同长度的电阻来说，该电阻所占的分额不同 多晶硅刻蚀率的变化(Variations in Polysilicon Etch Rate)刻蚀速率与刻蚀窗的大小有关，导致隔离大的多晶宽度小于隔离小的多晶宽度 扩散区相互影响 同类型扩散区相邻则相互增强，异类型相邻则相互减

14、弱均与周围环境有关第6章-版图设计准则31匹配设计 系统失配 梯度效应 压力、温度、氧化层厚度的梯度问题，元件间的差异取决于梯度和距离第6章-版图设计准则32匹配设计 系统失配例子 电阻 电阻设计值之为2：1 由于poly2刻蚀速度的偏差，假设其宽度偏差为0.1u，则会带来约2.4%的失配 接触孔和接头处的poly电阻，将会带来约1.2%的失配；对于小电阻，失配会变大2u5u4u15R=R(Leff)/(Weff)R=996欧姆Wp=0.1u第6章-版图设计准则33匹配设计 系统失配例子 电容20um20um10um10um假设对poly2的刻蚀工艺偏差是0.1um，两个电容的面积分别是(10

15、.1)2和(20.1)2，则系统失配约为1.1%第6章-版图设计准则34匹配设计 降低系统失配的方法 元件单元整数比 降低工艺偏差和欧姆接触电阻的影响 加dummy元件 保证周围环境的对称 匹配元件间距离尽量接近 公用重心设计(common-centroid)减小梯度效应 匹配元件与其他元件保持一定距离 减小扩散区的相互影响第6章-版图设计准则35匹配设计 降低系统失配的例子 加dummy的电阻匹配Dummy元件宽度可以小一些悬空会带来静电积累！第6章-版图设计准则36匹配设计 降低系统失配的例子 一维公用重心设计 二维公用重心设计第6章-版图设计准则37匹配设计 降低系统失配的例子 单元整数

16、比(R1:R2=1:1.5)均匀分布和公用重心 Dymmy元件R1R2R1R2R2R1R1R2dummydummy第6章-版图设计准则38匹配设计 降低系统失配的例子 单元整数比(8:1)加dummy元件 公用重心布局 问题：布线困难，布线寄生电容影响精度C1C2第6章-版图设计准则39匹配设计 降低系统失配的例子 方向一致 加dummy保证周围环境对称M1M2M1M2DSDSM1M2DSDSDSDSdummydummyD,S不再对称！第6章-版图设计准则40匹配设计 降低系统失配的例子 加dummy保证多晶刻蚀速率一致M1M2M3M1M2M3dummydummy多晶刻蚀速率不一致多晶刻蚀速率一致第6章-版图设计准则41匹配设计 降低系统失配的例子 加dummy导线保持环境对称 公用重心以减小梯度效应不对称互为镜像第6章-版图设计准则42匹配设计 降低系统失配的例子 叉指结构 交叉耦合结构D1D2S122dummydummy1D1SD2SD1共同点：对梯度效应和倾斜注入不敏感21D2SD112D1SD2关于匹配电路，放大电路不需要和下面的电流源匹配。什么是匹配？使需要匹配的管子所处的光