第12章集成电路的测试与封装.ppt

上传人:王** 文档编号:537909 上传时间:2023-11-15 格式:PPT 页数:51 大小:3.47MB
下载 相关 举报
第12章集成电路的测试与封装.ppt_第1页
第1页 / 共51页
第12章集成电路的测试与封装.ppt_第2页
第2页 / 共51页
第12章集成电路的测试与封装.ppt_第3页
第3页 / 共51页
第12章集成电路的测试与封装.ppt_第4页
第4页 / 共51页
第12章集成电路的测试与封装.ppt_第5页
第5页 / 共51页
第12章集成电路的测试与封装.ppt_第6页
第6页 / 共51页
第12章集成电路的测试与封装.ppt_第7页
第7页 / 共51页
第12章集成电路的测试与封装.ppt_第8页
第8页 / 共51页
第12章集成电路的测试与封装.ppt_第9页
第9页 / 共51页
第12章集成电路的测试与封装.ppt_第10页
第10页 / 共51页
亲,该文档总共51页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《第12章集成电路的测试与封装.ppt》由会员分享,可在线阅读,更多相关《第12章集成电路的测试与封装.ppt(51页珍藏版)》请在优知文库上搜索。

1、第第1212章章 集成电路的测试与封装集成电路的测试与封装 12.1 12.1 集成电路在芯片测试技术集成电路在芯片测试技术12.2 12.2 集成电路封装形式与工艺流程集成电路封装形式与工艺流程12.3 12.3 芯片键合芯片键合12.412.4 高速芯片封装高速芯片封装12.5 12.5 混合集成与微组装技术混合集成与微组装技术12.6 12.6 数字集成电路测试方法数字集成电路测试方法设计错误测试设计错误测试 设计错误测试的主要目的设计错误测试的主要目的是发现并定位设计是发现并定位设计错误,从而达到修改设计,最终消除设计错误错误,从而达到修改设计,最终消除设计错误的目的。的目的。设计错误

2、的主要特点设计错误的主要特点是同一设计在制造后的所是同一设计在制造后的所有芯片中都存在同样的错误,这是区分设计错有芯片中都存在同样的错误,这是区分设计错误与制造缺陷的主要依据。误与制造缺陷的主要依据。12.1 12.1 集成电路在芯片测试技术集成电路在芯片测试技术功能测试功能测试测试目的测试目的功能测试是针对制造过程中可能引起电路功能不正功能测试是针对制造过程中可能引起电路功能不正确而进行的测试,与设计错误相比,这种错误的出确而进行的测试,与设计错误相比,这种错误的出现具有随机性,现具有随机性,测试的主要目的测试的主要目的不是定位和分析错误而是判断芯不是定位和分析错误而是判断芯片上是否存在错误

3、,即区分合格的芯片与不合格的片上是否存在错误,即区分合格的芯片与不合格的芯片。芯片。功能测试的困难源于以下两个方面:功能测试的困难源于以下两个方面:一个集成电路具有复杂的功能,含有大量一个集成电路具有复杂的功能,含有大量的晶体管的晶体管电路中的内部信号不可能引出到芯片的外电路中的内部信号不可能引出到芯片的外面,而测试信号和测试结果只能从外部的面,而测试信号和测试结果只能从外部的少数管脚施加并从外部管脚进行观测。少数管脚施加并从外部管脚进行观测。测试的过程测试的过程就是用测试仪器将测试向量就是用测试仪器将测试向量(1(1和和0 0组成的序列组成的序列),通过探针施加到输入管脚,同时在输出管脚上通

4、通过探针施加到输入管脚,同时在输出管脚上通过探针进行检测,并与预期的结果进行比较。过探针进行检测,并与预期的结果进行比较。高速的测试仪器是非常昂贵的设备,测试每个芯高速的测试仪器是非常昂贵的设备,测试每个芯片所用的时间必须尽可能地缩短,以降低测试成片所用的时间必须尽可能地缩短,以降低测试成本。本。集成电路测试所要做的工作,一是要将芯片与测试集成电路测试所要做的工作,一是要将芯片与测试系统的各种联接线正确联接;二是要对芯片施加各系统的各种联接线正确联接;二是要对芯片施加各种信号,通过分析芯片的输出信号,来得到芯片的种信号,通过分析芯片的输出信号,来得到芯片的功能和性能指标。功能和性能指标。芯片与

5、测试系统的联接芯片与测试系统的联接 分为两种:分为两种:芯片在晶圆测试的联接方法芯片在晶圆测试的联接方法芯片成品测试的联接方法芯片成品测试的联接方法 集成电路测试信号联接方法集成电路测试信号联接方法(1 1)芯片在晶圆测试的联接方法)芯片在晶圆测试的联接方法 一种一种1010探针头的实物照片探针头的实物照片 GSGGSG组合组合150um150um间距微波探头照片间距微波探头照片 两种芯片在晶圆测试用探针:两种芯片在晶圆测试用探针:集成电路测试信号联接方法集成电路测试信号联接方法(2 2)芯片成品测试的联接方法)芯片成品测试的联接方法 测试机与被测电路板的联接照片测试机与被测电路板的联接照片

6、MT9308MT9308分选机分选机 12.212.2集成电路封装形式与工艺流程集成电路封装形式与工艺流程封装的作用封装的作用 (1)(1)对芯片起到保护作用。封装后使芯片不受对芯片起到保护作用。封装后使芯片不受外界因素的影响而损坏,不因外部条件变化而影外界因素的影响而损坏,不因外部条件变化而影响芯片的正常工作;响芯片的正常工作;(2)(2)封装后芯片通过外引出线封装后芯片通过外引出线(或称引脚或称引脚)与外与外部系统有方便相可靠的电连接;部系统有方便相可靠的电连接;(3)(3)将芯片在工作中产生的热能通过封装外壳将芯片在工作中产生的热能通过封装外壳散播出去,从研保证芯片温度保持在最高额度之散

7、播出去,从研保证芯片温度保持在最高额度之下;下;(4)(4)能使芯片与外部系统实现可靠的信号传输,能使芯片与外部系统实现可靠的信号传输,保持信号的完整性。保持信号的完整性。封装的内容封装的内容(1)(1)通过一定的结构设计、工艺设计、电设计、热设计和可靠通过一定的结构设计、工艺设计、电设计、热设计和可靠性设计制造出合格的外壳或引线框架等主要零部件;性设计制造出合格的外壳或引线框架等主要零部件;(2)(2)改进封装结构、确定外形尺寸,使之达到通用化、标准改进封装结构、确定外形尺寸,使之达到通用化、标准化,并向多层次、窄节距、多引线、小外形和高密度方向发展;化,并向多层次、窄节距、多引线、小外形和

8、高密度方向发展;(3)(3)保证自硅晶圆的减薄、划片和分片开始,直到芯片粘接、保证自硅晶圆的减薄、划片和分片开始,直到芯片粘接、引线键合和封盖等一系列封装所需工艺的正确实施,达到一定引线键合和封盖等一系列封装所需工艺的正确实施,达到一定的的 规模化和自动化;规模化和自动化;(4)(4)在原有的材料基础上,提供低介电系数、高导热、高机在原有的材料基础上,提供低介电系数、高导热、高机械强度等性能优越的新型有机、无机和金属材料;械强度等性能优越的新型有机、无机和金属材料;(5)(5)提供准确的检验测试数据,为提高集成电路封装的性能提供准确的检验测试数据,为提高集成电路封装的性能和可靠性提供有力的保证

9、。和可靠性提供有力的保证。封装的形式封装的形式Package-封装体封装体指芯片(指芯片(Die)和不同类型的框架()和不同类型的框架(L/F)和塑封料()和塑封料(EMC)形)形成的不同外形的封装体。成的不同外形的封装体。IC Package的种类的种类 按封装材料划分为:按封装材料划分为:金属封装、陶瓷封装、塑料封装金属封装、陶瓷封装、塑料封装 按照和按照和PCB板连接方式分为:板连接方式分为:PTH封装和封装和SMT封装封装 按照封装外型可分为:按照封装外型可分为:SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等;等;按封装材料划分为:按封装材料划分为:金属封装金属封装陶瓷

10、封装陶瓷封装 塑料封装塑料封装金属封装主要用于军工或航天技术,无金属封装主要用于军工或航天技术,无商业化产品;商业化产品;陶瓷封装优于金属封装,也用于军事产陶瓷封装优于金属封装,也用于军事产品,占少量商业化市场;品,占少量商业化市场;塑料封装用于消费电子,因为其成本低,塑料封装用于消费电子,因为其成本低,工艺简单,可靠性高而占有绝大部分的工艺简单,可靠性高而占有绝大部分的市场份额;市场份额;按与按与PCBPCB板的连接方式划分为:板的连接方式划分为:PTHSMTPTH-Pin Through Hole,PTH-Pin Through Hole,通孔式;通孔式;SMT-Surface Mount

11、 TechnologySMT-Surface Mount Technology,表面贴装式。表面贴装式。目前市面上大部分目前市面上大部分ICIC均采为均采为SMTSMT式式的的SMT按封装外型可分为:按封装外型可分为:SOT、QFN、SOIC、TSSOP、QFP、BGA、CSP等;等;决定封装形式的两个关键因素决定封装形式的两个关键因素:封装效率。芯片面积封装效率。芯片面积/封装面积,尽量接近封装面积,尽量接近1:1;引脚数。引脚数越多,越高级,但是工艺难度也相应增加;引脚数。引脚数越多,越高级,但是工艺难度也相应增加;封装形式和工艺逐步高级和复杂封装形式和工艺逐步高级和复杂其中其中,CSP由

12、于采用了由于采用了Flip Chip技术和裸片封装,达到了芯片面积技术和裸片封装,达到了芯片面积/封装面积封装面积=1:1,为目前最高级的技术;,为目前最高级的技术;Company LogoIC Package(IC的封装形式)的封装形式)QFNQuad Flat No-lead Package 四方无引脚扁平封装四方无引脚扁平封装 SOICSmall Outline IC 小外形小外形IC封装封装 TSSOPThin Small Shrink Outline Package 薄小外形封装薄小外形封装 QFPQuad Flat Package 四方引脚扁平式封装四方引脚扁平式封装 BGABal

13、l Grid Array Package 球栅阵列式封装球栅阵列式封装 CSPChip Scale Package 芯片尺寸级封装芯片尺寸级封装 常用集成电路封装形式常用集成电路封装形式(1)DIP(Dual In-line Package)双列直插式封装双列直插式封装 876512346.39.2 P P型型8 8引线封装引线封装 正视图正视图 顶视图顶视图 常用集成电路封装形式常用集成电路封装形式 (2)SOP(Small Outline Package)小外形封装小外形封装 SOP实际上是实际上是DIP的变形,即将的变形,即将DIP的直插式引脚向的直插式引脚向外弯曲成外弯曲成90度,就成

14、了适于表面贴装度,就成了适于表面贴装SMT(Surface Mount Technology)的封装了,只是外形尺寸和重量)的封装了,只是外形尺寸和重量比比DIP小得多。小得多。SOP封装外形图封装外形图 常用集成电路封装形式常用集成电路封装形式 (3)QFP(Quad Flat Package)四边引脚扁平封装四边引脚扁平封装 QFP封装结构封装结构 QFP的分类:的分类:塑塑(Plastic)封封 QFP(PQFP)薄型薄型QFP(TQFP)窄窄(Fine)节距节距 QFP(FQFP)Company LogoIC Package Structure(IC结构图)TOP VIEWSIDE V

15、IEWLead Frame 引线框架引线框架Gold Wire 金金 线线Die Pad 芯片焊盘芯片焊盘Epoxy 银浆银浆Mold Compound 环氧树脂环氧树脂集成电路封装工艺流程集成电路封装工艺流程 引线键合是将芯片表面的铝压点和引线框架上的电引线键合是将芯片表面的铝压点和引线框架上的电极内端(有时称为柱)进行电连接最常用的方法(见下极内端(有时称为柱)进行电连接最常用的方法(见下图)。引线键合放置精度通常是图)。引线键合放置精度通常是5 5m m。键合线或是金或。键合线或是金或是铝,因为它在芯片压点和引线框架内端压点都形成良是铝,因为它在芯片压点和引线框架内端压点都形成良好键合,

16、通常引线直径是好键合,通常引线直径是25257575m m之间。之间。12.3 12.3 芯片键合芯片键合引线键合引线键合传统装配与封装传统装配与封装硅片测试和拣选引线键合引线键合分片塑料封装最终封装与测试贴片Figure 20.1 引线焊接引线焊接EFO打火杆在打火杆在磁嘴前烧球磁嘴前烧球Cap下降到芯片的下降到芯片的Pad上,加上,加Force和和Power形成第一焊点形成第一焊点Cap牵引金牵引金线上升线上升Cap运动轨迹形成运动轨迹形成良好的良好的Wire LoopCap下降到下降到Lead Frame形成焊接形成焊接Cap侧向划开,将金侧向划开,将金线切断,形成鱼尾线切断,形成鱼尾Cap上提,完成一次上提,完成一次动作动作从芯片压点到引线框架的引线键合从芯片压点到引线框架的引线键合压模混合物引线框架压点芯片键合的引线管脚尖集成电路封装示意图集成电路封装示意图芯片绑定时,应给出载体型号和芯片焊盘与载体上的引芯片绑定时,应给出载体型号和芯片焊盘与载体上的引脚关系示意图,如图所示,芯片方向用向上箭头表示,脚关系示意图,如图所示,芯片方向用向上箭头表示,QFP24QFP24载体引脚从

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 通信/电子 > 电子设计

copyright@ 2008-2023 yzwku网站版权所有

经营许可证编号:宁ICP备2022001189号-2

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!