第11讲FPGA配置与边界w.ppt

《第11讲FPGA配置与边界w.ppt》由会员分享，可在线阅读，更多相关《第11讲FPGA配置与边界w.ppt（89页珍藏版）》请在优知文库上搜索。

1、Altera公司的PLD器件综述1.PLD器件MAXII2.主流主流FPGA产品产品 Cyclone（飓风）（飓风）CycloneII Stratix 3.FPGA配置芯片配置配置EEPROM Cyclone专用配置器件专用配置器件 4.早期器件，大部分已经停产 配置配置EEPROM1.用于配置SRAM工艺FPGA的EEPROM，2.EPC2以上的芯片可以用电缆多次擦写v型号表 EPC2 EPC1 EPC1441 EPC1213 EPC1064 EPC1064VCyclone专用配置器件专用配置器件1.专门用于配置Cyclone器件的EEPROM，2.可以用ByteblasterII在线改写，

2、3.电压为3.3vv型号表 EPCS1 EPCS4 (AS mode configuration)PLD器件的配置与编程v何谓配置和编程？将VHDL代码形成的文件写入PLD器件的过程v配置（configure）和编程(program)的区别Program：对flash或者EEPROM工艺的配置芯片或者PLD器件进行写入的过程Configure：对SDRAM工艺的FPGA写入数据必须每次上电后均要进行一次，编程文件保存在配置芯片中，上电时从编程芯片下载到FPGA中Altera的CPLD和FPGA的配置编程过程vCPLD器件可独立使用，无需其他编程芯片，直接通过JTAG接口或其他接口进行编程vFP

3、GA器件不能独立使用（调试时可以），需要和配置芯片一起使用，在生产时，代码写入配置芯片中，应用时，加电后代码自动从配置芯片写入FPGA中PLD器件的2种配置方法2.通过专用编程器配置1.通过PC机配置通过专用编程器配置MAX7128的配置电路vMAX 7000S devices are in-system programmable via an industry-standard 4-pin Joint Test Action Group(JTAG)interface(IEEE Std.1149.1-1990).vThe ISP circuitry in MAX 7000S devices i

4、s compatible with IEEE Std.1532 specification.The IEEE Std.1532 is a standard developed to allow concurrent ISP between multiple PLD vendors.v电路图MAX7128的配置电路图多片MAX7128的配置电路图Altera公司的FPGA的配置共有7种模式：1.Passive Serial(PS)2.Active Serial(AS)3.Passive Parallel Synchronous(PPS)4.Fast Passive Parallel(FPP)5.

5、Passive Parallel Asynchronous(PPA)6.Passive Serial Asynchronous(PSA)7.Joint Test Action Group(JTAG)JTAG模式可通过FGPA的MSEL0,MSEL1引脚选择被动被动/主动主动串行串行/并行并行异步异步/同步同步？有关配置的术语v被动被动/主动主动 是指是指FPGA的配置过程是的配置过程是FPGA发起发起 还是配置器件（主还是配置器件（主机机host）发起，如是）发起，如是FPGA器件发起配置，则为主动，器件发起配置，则为主动，否则为被动否则为被动v串行串行/并行并行配置数据通过一根数据线传送道到

6、配置数据通过一根数据线传送道到FPGA中为串行，并中为串行，并行配置一般有行配置一般有8根数据线，速度更快根数据线，速度更快v异步异步/同步同步异步配置，没有时钟信号线，同步配置有时钟信号线异步配置，没有时钟信号线，同步配置有时钟信号线Passive Serial(PS)被动串行可通过一下2种方式配置：1.the enhanced configuration devices EPC16,EPC8,and EPC4),EPC2,EPC1,EPC1441 2.serial synchronous microprocessor interface：I.USB Blaster USB Port Dow

7、nload Cable,II.MasterBlasterTM communications cable,III.ByteBlasterTM II parallel download cableIV.ByteBlasterMVTM parallel port download cable.Active Serial(AS)主动串行1.Configuration with the serial configuration devices(EPCS1 and EPCS4).2.用于Cyclone系列器件的配置3.必须使用ByteBlaster II电缆Passive Parallel Synchro

8、nous(PPS)被动并行同步1.Configuration with a parallel synchronous microprocessor interface.用于 微处理器对 FPGA进行配置，配置为并行传输，同步Fast Passive Parallel(FPP)快速被动并行Configuration with an enhanced configuration device or parallel synchronous microprocessor interface where 8 bits of configuration data are loaded on every

9、clock cycle.Eight times faster than PPS.比PPS模式快8倍的配置模式，其他同PPSPassive Parallel Asynchronous(PPA)被动并行异步Configuration with a parallel asynchronous microprocessor interface.In this scheme,the microprocessor treats the target device as memory.用于微处器配置电路Passive Serial Asynchronous(PSA)被动串行异步Configuration w

10、ith a serial asynchronous microprocessor interface.用于微处器配置电路，串行线路Joint Test Action Group(JTAG)JTAG模式Configuration through the IEEE Std.1149.1(JTAG)pins.(1)1.使用JTAG接口配置，2.调试时最常用的配置方式FPGA配置电路图：Cyclone器件多个Cyclone器件配置 调试时的Cyclone器件配置配置电路的设计问题1.选择合适的配置模式（PS,JTAG,AS等）根据FPGA类型，并考虑 调试和运行调试和运行 2种状态的配置模式2.选择配

11、置器件（EPC2,EPS1，MCU等）根据器件，FPGA类型，芯片的价格等3.选择一种编程电缆，可自行制作配置电缆电路根据FPGA类型，一般按：I.ByteBlaster II II.ByteBlaster MVIII.ByteBlaster的顺序选择。ByteBlaster II编程编程 电缆电路电缆电路ByteBlaster II的的10 PIN 插头定义插头定义ByteBlaster MV 编程电缆电路编程电缆电路ByteBlaster MV的的10 PIN 插头定义插头定义ByteBlaster 编程电缆电路编程电缆电路ByteBlaster 的的10 PIN 插头定义插头定义PLD器

12、件中的JTAG技术和ISP技术1.何为JTAG？2.何为ISP？JTAG：起源1.随着IC技术的发展，PCB越来越复杂，尤其是SMD器件(surfacemount packaging device)的大量使用，PCB面积越越小。2.传统测试方法 难以使用1.external test probes（外部测试探针）2.“bed-of-nails”test fixtures（针床测试设备）v1980年，JTAG（the Joint Test Action Group）组织提出了一种新的测试方案JTAG：结构v定义了一种 boundary-scan testing 方法，在IC芯片中增加实现这种测试

13、的电路。v该方法后来成为IEEE1149.1标准v图示：边界扫描边界扫描数据移位数据移位方式方式JTAG接口的信号定义JTAG：功能v有3个功能：1.内部测试内部测试一IC内部的逻辑测试2.外部测试外部测试一IC间相互连接的测试（PCB线路测试）3.取样测试取样测试一IC正常运行时的数据取样测试v现在，JTAG电路和接口被广泛用于芯片的代码下载代码下载,请看电路图FLEX 10K等器件的JTAG电路JTAG BST系统与与系统与与FLEX器件关联结构图器件关联结构图JTAG BST选择命令模式时序选择命令模式时序TAP控制器的命令模式有：控制器的命令模式有：SAMPLEPRELOAD指令模式指

14、令模式EXTEST指令模式指令模式BYPASS指令模式指令模式IDCODE指令模式指令模式USERCODE指令模式指令模式JTAG:更多内容参见文献：1.IEEE 1149.1(JTAG)Boundary-ScanTesting in Altera Devices September 2000,ver.4.05 Application Note 392.相关器件的相关器件的datasheetThe end.MAXII 返回Cyclone（飓风）（飓风）：返回Cyclone II：返回Stratix：返回StratixII:返回配置配置EEPROM 返回Cyclone专用配置器件专用配置器件 返

15、回关于Lattice公司vLattice（中文名：莱迪思）是ISP（在线可编程）技术的发明者，ISP技术极大的促进了PLD产品的发展，80年代和90年代初是其黄金时期。vLattice中小规模PLD/FPGA比较有特色，种类齐全，性能不错。v99年Lattice收购Vantis（原AMD子公司）,2001年收购Lucent微电子的FPGA部门，是世界第三大可编程逻辑器件供应商。v目前Lattice公司在上海设有研发部门。返回 CPLD的编程方案的编程方案PC机JTAG编程端口CPLDPC机isp编程端口CPLD编程适配电路编程适配电路JTAG编程信号：TCK、TDO、TMS、TDIISP功能提

16、高设计和应用的灵活性功能提高设计和应用的灵活性n 减少对器减少对器件的触摸件的触摸和损伤和损伤n 不计较器不计较器件的封装件的封装形式形式n 允许一般的允许一般的存储存储n 样机制造方样机制造方便便n 支持生产和支持生产和测试流程中测试流程中的修改的修改n 允许现场硬允许现场硬件升级件升级n 迅速方便地迅速方便地提升功能提升功能未编程前先焊未编程前先焊接安装接安装系统内编程系统内编程-ISP在系统现场重在系统现场重编程修改编程修改此接口既可作编此接口既可作编程下载口，也可作程下载口，也可作JTAG接口接口 ALTERA 的 ByteBlaster（MV）下载接口3.7.1 CPLD的的JTAG方式编程方式编程图图3-47 CPLD编程下载连接图编程下载连接图TCK、TDO、TMS、TDI为为CPLD的的JTAG口口对CPLD编程图图3-48 多多CPLD芯片芯片ISP编程连接方式编程连接方式3.7.1 CPLD的的ISP方式编程方式编程 FPGA的配置方案的配置方案FPGA的3种常用的 标准下载配置模式1、Passive Serial Mode3、JTAG Mode2、Active S