pcb布局技巧.docx

《pcb布局技巧.docx》由会员分享，可在线阅读，更多相关《pcb布局技巧.docx（10页珍藏版）》请在优知文库上搜索。

1、PCB布局、布线根本原那么一、元件布局根本现那么1.按电路模块进展布局，实现同一功能的相关电路称为一个模块.电路模块中的元件应采纳就近集中原那么,同时数字电路和模拟电路分开：2.定位孔、标准孔等非安袋孔四周27mm内不得贴整元、器件，螺仃等安袋孔四周35mm（对于M2.5）4mm（对于M3）内不得贴装元器件:3.卧装电阻、电感（插件）、电解电容等元件的卜方防止布过孔,以免波峰焊后过孔与元件光体如路：4.元器件的外例距板边的距离为5mm：5.贴装元件理盘的外侧与相邻插装元件的外侧距离大于2mm：6.金战光体元器件和金属件（屏蔽盒等）不能与其它元器件相碰,不能紧站印制线、焊盘，其间距应大于2mm,

2、定位孔、紧固件安装孔、蜿Wl孔及板中其它方孔外侧用板边的尺寸大于3mm；7,发热元件不能紧邻导战和热敏元件：高热器件要均衡分布；8.电源插座要尽量布用在卬制板的四周电源铺座与其相连的汇流条接线端应布也在同（M.特殊应留意不要把电源铺座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎f。电源插座及焊接连接器的布置间距应考虑便利电源插头的插拔：9.其它元器件的布置：全部IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向.出现两个方向时.两个方向相互垂出：10.板面布线成i密得当.当疏密差异太大时应以同状铜箔填充，网格大于8m*或0.2mm

3、）：II,贴片焊盆上不能有通孔，以免焊有流失造成元件虚焊。正要信号践不准从插座脚间穿过：12、贴片单边对齐，字符方向一样，时装方向一样：13、有极性的器件在以同板上的极性标示方向尽量保持一样。.、元件布线规那么I、Bi定布线区域距PCB板边lmm的区域内,以及安装孔四周ImIn内，制止布税：2、电源线尽可能的宽，不应低于I8mil:伯号税宽不应低于12mil:cpu入出线不应低于IomiII或8mil）：线间距不低于IOmiI：3、正常过孔不低于30mil;4、双列直插：焊盘60mil,孔径40mil:14Wll31:51*55ml（0X05表贴）：直插时焊盘62mil,孔径42mil:无核电

4、容：5155mil（0805衣贴）：直插时焊盆50mil,孔径28mi:5、留意电海税与地线应尽可能呈放射状.以及信号我不能出现回环走t,如何提高抗干扰实力和电磴美容性在研制带处理器的电子产品时，如何提高抗干扰实力和电极兼容性？1,卜面的一些系统要特殊制总抗电极干扰：（1）微限制器时神频率特殊高.总线同期特殊快的系统.（2）系统含有大功率.大电流驱动电路，如产生火花的继电器.大电流开关等.（3）含微的模拟信号电路以及高精度A/D变换电路的系统。2、为增加系统的抗电感干扰实力实行如下措施：（I）选用频率低的激限制滋：选用外时钟频率低的微限制器可以有敢降f氐噪声和提高系统的抗干扰实力.同样算率的方

5、波和正弦波.方波中的高频成份比正弦波多得多.绝然方波的高菰成份的波的福陵.比基波小，但频率越高越简小放射出成为映出源，微限制器产生的最有影响的高领映声大约是时钟频率的3倍，（2）咬小信号传输中的畸变微限制器主要采纳高速CMOS技术制造。信号输入擢龄态输入电流在ImA左右，输入电容IOPF左右，猿人阻抗相当高，而速CMOS电路的箱出端都行相当的带我实力,即相当大的出值,将一个门的场出端通过一段很长线引到输入阻抗相当高的输入端,反射同区就很严竣，它会引起估号的变，增加系统噪声。当TpdTr时，就成了一个传输规问时，必需考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引城的特性阻抗有关，即与

6、印制城路板材料的介电常数有关.可以粗略地认为.信号在印制板引线的传输速度,约为光速的“3到1/2之间.微限制器构成的系统中常用逻辑元件的Tr（标准延迟时间）为3到18ns之间.在印制线路板上，信号通过一个7W的电阻和一段25Cm长的引跷，戏上延迟时间大致在420ns之间,也就是说，信号在卬刷线跖上的引城越切越好，最长不宜超过2Scm.,而且过孔数目也应尽琏少，最好不多于2个.当信号的上升时间快于信号延退时间,就要依据快电子学处理.此时要考虑传输线的阻抗匹曰，对于一块印刷线路板上的集成块之间的信号传输，要防止出现TdTrxl的状况.印刷线路板越大系统的速度就越不能太快.用以下结论UJ纳印刷线路板

7、设计的一个规那么：信号在印刷板上传怆,其延迟时间不应大于所用器件的标称延迟时间.(3)减小信号战间的交*干扰：A点一个上升时间为Tr的阶跃信号通过引俄AB传向B端。信号在AB线上的延迟时间是Td,在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟Td时间以后会感应出一个宽度为Tr的页脉冲信号.在C点.由于ABJt估号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脓冲信号。这就是信号间的交*干扰，干扰信号的覆度与C点信号的di/at有关，与战间距离有关,当两信号线不是很长时,AB上看到的实际是两个脓冲的迭加.CMOS工艺制造的他限制由融入阻抗高，噪声

8、高,噪声容限也很高.数字电路是迭加100-2(X)mv映向并不影响其工作.假设图中AB线是一模拟佶号，这种干扰就变为不能容忍，如印刷践路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小.，缘由是，大面枳的地戏小了信号线的特性阻抗,信号在D端的反射大为减小.特性阻抗与信号我到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比.假设AB规为一模拟信号,要防止数字电路信号钱CD对AB的干扰，AB线下方要有大面积的地，AB线到CD跳的距离要大于AB线与地用离的23倍。可用局部屏蔽地，在有引结的一面引级左右两侧仍以地线。(4)改小来自电源的

9、噪声电就在向系统供应能源的同时,也将其噪声加到所供电的电源匕.电路中做限制器的笑位线，中断投,以及其它一些限制线最简单受外界噪声的干扰,电网上的强干扰通过电源迸入电路，即使电池供电的系统，电池本身也有高频噪声，模拟电路中的模拟信号更经受不住来自电源的干扰。(5)附息印刷线板与元器件的高领特性在高频状况下，印刷线路板上的引线,过孔电阻、电容、接插件的分布电感与电容等不行忽视.电界的分布电感不行忽视，电感的分布电容不行忽视.电阻产生对高频怙号的反射,引线的分布电容会起作用，当长度大于噪声频率相应波长的M20时，就产生天戏效应，啖泮通过引线向外放肝.卬刷找路板的过孔大约引起06pf的电容。一个集成电

10、路本身的封装材料引入26pf电容.一个线路板上的接插件.有52OnH的分布电赤一个双列直打的24引脚佻成电路杆座，引入4-l8nH的分布电,这些小的分布参数对于这行较低频率下的微限制器系统中是可以忽视不计的；而对于高速系统必雷予以特殊留尬。(6)元件布置复合理分区元件在印刷线路板上排列的位置要充分考虑抗电癌干扰问鹿，原那么之一是各部件之间的引线要尽量短.在布局上,要把模拟信号局部.高速数字电路局部,噪声派局部(如继电涔,大电流开关等)这三局部合理地分开,使相互间的信号朋合为设小.G处理好接地找印刷电路板上，电源战和地践以求要。克制电磁干扰，出主要的手段就是接胞。对于双面板，地成布置特殊讲究，通

11、过采纳单点接地法,电源和地是从电源的两端接到卬刷线路板上来的.电源一个接点.地一个接点.印刷线路板上,要有多个返回地线,这些都会聚到I可电源的那个接点上，就是所谓单点接地.所谓模拟地、数字地、大功率器件地开分，是指布成分开，而以终都聚集到这个接地点上来。与印刷找路板以外的信号相连时，通常采纳屏蔽电缆，对于裔顼和数字信号，屏蔽电缆的端都接地，低领模拟信号用的屏蔽电揽.一端接地为好.对噪声和干扰特别敏礴的电路或高频噪声特殊严峻的电路应当用金属罩屏板起来.(7)用好去燃电容.好的高翔去用电容可以去除而到IGHZ的高频成份.陶建片电容或多层阳凭电容的高频特性较好。设计印刷戏路板时，集个集成电跖的电源，

12、地之间都要加一个去耦电容，去1电容有两个作用；一方面是本集成电路的常能电容，供应和汲取该集成电路开门关门瞬间的充放电能：另一方面旁路掉该涕件的高期噪声.数字电路中典型的去播电容为0.Iuf的去烟电容有5nH分布电感,它的并行共振频率大约在7MH/左右，也就是说对于IoMHZ以下的噪声有较好的去都作用，对40MHZ以上的噪声几乎不起作用。luf,IOuf电容，并行共振频率在20MIlZ以上，去除高频率噪声的效果要好一性。在电源进入印刷板的地方和一个IUf或1()Uf的去高频电容往往是有利的,即使是用电池供电的系统也须要这种电容.每10片左右的集成电路要加一片充放电电挣,或称为布放电容.电容大小可

13、选IOuR最好不用电解电容，电解电容是两层油膜卷起来的，这种卷起来的构造在高领时表现为电感，最好运用胆电容或聚碳酸就电容.去耦电容值的选取并不严格，可按C=lf计算：BJIOMHzKZOJuf.对微限制器构成的系统收0.1).0IUf之间都可以.3、降低噪声与电感干扰的一些经验.(I)能用低速芯片就不用高速的,高速芯片用在关键地方。(21可用申一个电阻的方法，降低限制电路上下沿跳变速率.(3)尽最为继电器等供应某种形式的阻尼。(4)运用酒遨系统要求的最低频率时钟，(5)时钟产生器尾量*近到用该时钟的满件.石英晶体振荡外壳要接地.(61用地线将时钟区圈起来,时钟绞尽敏短.(7)I/O驱动电路尽量

14、近印刷板边，让其尽快热开印刷板.对进入印制板的信号要加泄波，从高噪声区来的信号也要加泄波，同时用申终端电阻的方法，减小信号反射,(8)MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的擢都要按,不要悬空.(9)闲置不用的门电路怆人瑞不要然空,闲置不用的运放正蚪入珀接地,负给入渊接输出匍.(IO)印制板尽量运用45折线而不用90折线布线以减小高频信号对外的放射与耦合。(II)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距国再远一或(12)单面板和双面板用单点接电源和的点接地、电源线、地绞尽贵机.经济是能承受的话用多层板以减小电源.地的容生电感.(13)时钟、总线、片选信

15、号要远离I/O线和接插件.(14)模拟电压输入线、挈考电压端要发求远离数字电路信号跳，特殊是时钟，(15)对AQ类器件，数字局部与模拟局部宁可统一卜也不要交*.(16)时钟城垂出于VO线比平行1.10找干扰小.时钟元件引脚远寓I/O电缆.(17)元件引脚球fit短.去他电容引脚尽量短.(18)关雄的税要尽瓜粗，并在两边加上爱护地.高速现要短要直.(19)对噪声敏感的现不要与大电流，高速开关找平行，(20)石英晶体下面以及对噪再敏感的器件下面不蜃走线，(21)弱信号电路，低频电路四冏不要形成电流环跖，(22)仔何信号都不要出成环路，如不行防止.止环路区尽量小.(23)每个集成电路一个去耦电容.每

16、个电解电容边上都要加一个小的高频旁路电容.(24)用大容成的锂电容或聚精电容而不用也解电容作通路充放电储能电容.运用管状电容时，外壳要接地。PCB布局布线根本规那么2021-07-2616:15一、元件布局根本规那么I.按电路模块进展布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采纳就近集中原那么，同时数字电路和模拟电路分开:2 .定位孔、标准孔等非安装孔四周1.27mm内不得贴装元、器件，螺钉等安装孔四周3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件：3 .卧装电阻、电感(插件)、电解电容等元件的一方防止布过孔，以免波峰焊后过孔与元件壳体短路：4 .元器件的外(W距板边的距离为5mm：5 .贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm：6 .金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭例孔及板中其它方孔外侧距板边的尺寸大3mm：7 .