30秒定时器设计.docx

上传人:王** 文档编号:1320930 上传时间:2024-06-18 格式:DOCX 页数:18 大小:245.64KB
下载 相关 举报
30秒定时器设计.docx_第1页
第1页 / 共18页
30秒定时器设计.docx_第2页
第2页 / 共18页
30秒定时器设计.docx_第3页
第3页 / 共18页
30秒定时器设计.docx_第4页
第4页 / 共18页
30秒定时器设计.docx_第5页
第5页 / 共18页
30秒定时器设计.docx_第6页
第6页 / 共18页
30秒定时器设计.docx_第7页
第7页 / 共18页
30秒定时器设计.docx_第8页
第8页 / 共18页
30秒定时器设计.docx_第9页
第9页 / 共18页
30秒定时器设计.docx_第10页
第10页 / 共18页
亲,该文档总共18页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《30秒定时器设计.docx》由会员分享,可在线阅读,更多相关《30秒定时器设计.docx(18页珍藏版)》请在优知文库上搜索。

1、数字电子技术课程设计任务书专业自动化班级一班学号XXXXX姓名XXXX一、设计题目30秒定时器二、设计任务与要求1 .倒计时定时器,计数时间间隔1秒。2 .用数码管显示计数值。3 .可以复位和暂停。4 .计时结束后报警。三、参考文献1江晓安,董秀峰.数字电子技术.西安:西安电子科技高校出版社,2008王毓银.脉冲与数字电路(第3版).北京:高等教化出版社,1999谢自美.电子线路设计、试验、测试,其次版.武汉:华中科技高校出版社,2000陈明义.电子技术课程设计好用教程.长沙:中南高校出版社,2010四、设计时间年月日至年月日指导老师签名:专业负责人签名:郑州科技学院数室曲子技术课程设讨题目3

2、。秒定时器学生姓名专业班级学号院(系)电气工程学院指导老师完成时间1设计目的12设计思路13设计过程13.1 方案论证13.2 电路设计24系统调试与结果io5心得体会H6参考文献12附录1原理图13附录2实物图14附录3元器件清单151设计目的(1)熟识集成电路的引脚支配。(2)驾驭芯片的逻辑功能及运用方法。(3)了解电路板结构及其接线方法。(4)了解30秒定时器的组成及工作原理。(5)熟识30秒定时器的设计与制作。2设计思路本次设计电路须要设计一个具有30秒倒计时功能的电路,计数时间间隔一秒,并且在倒计时过程中可以对电路进行暂停、接着和重置的功能,在倒计时结束时,即数码管显示00后,发出相

3、应的报警信号。我们可以用555定时电路构成的多谐振荡器来产生频率为IOHz的脉冲,即输出周期为0.1秒的方波脉冲,将该方波脉冲信号送到计数器741.S192的CP减计数脉冲端,再通过译码器741.S48把输入的842IBCD码经过内部电路“翻译”成七段(a,b,c,d,e,f,g)输出,显示十进制数,然后在适当的位置设置开关或限制电路即可实现计数器的干脆清零,启动和暂停/连续、译码显示电路的显示与灭灯及光电报警等功能,本次电路用一个发光二极管作报警信号。3设计过程3.1 方案论证30秒倒计时的总体方框图如图3-1所示图3-1总体电路框图30秒定时器主要有秒脉冲发生器、限制电路、计数器、译码显示

4、和报警电路四部分组成。计数器完成30秒减计时功能,而限制电路是干脆限制计数器的清零、启动计时、暂停/接着计数、译码显示等功能。当操作干脆清零开关时能够使计数器清零并且数码显示00;当启动计数时,计数器完成置数功能,数码显示30并起先递减;当暂停开关闭合时,限制电路封锁时钟脉冲信号,计数器处于封锁状态,停止计数,当暂停开关断开时,计数器接着计数;当计数结束时,数码管显示00,报警电路接通,即发光二极管发光。秒脉冲发生器可以产生电路的时钟脉冲和定时标准的信号,用555定时电路作为秒脉冲发生器,555定时器结构简洁,运用敏捷,用途广泛,可以组成多种波形发生器、多谐振荡器、定时延时电路、单稳态触发器、

5、双稳态触发器、报警电路、检测电路、频率变换电路等。3.2 电路设计(1)计数器模块电路计数器是一个用以实现计数功能的时序逻辑部件,它不仅可以用来对脉冲进行计数,还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。本试验中计数器选用中规模集成电路741.S192进行设计,741.S192是异步、可预置的十进制加法/减法计数器,它采纳842IBCD码二十进制编码,其功能表如表3-1所不。表31741.S192的功能表CPUCPD1.DCR操作XX00置数110力口计数110减计数1110保持XXX1清零由此看出,当1.D=I,CR=0,CPD=I时,假如有时钟脉冲加到CPU端,则计数

6、器在预置数的基础上进行加法计数,当计数到9时,CO端输出进位下降沿跳变脉冲;当1.D=1,CR=O,CPD=I时,假如有时钟脉冲加到CPD端,则计数器在预置数的基础上进行减法计数,当计数到。时,Bo端输出借位下降沿跳变脉冲。由此设计出三十进制减法计数器,详细电路图如图3-2所示。图中QaQd分别接七段译码器的四个输入端。1.oAD为预置输入限制端,低电平有效,C1.R为异步清零端,高电平有效。由于本次电路须要计数器进行减法运算,所以741sl92中的UP端即CPU加计数时钟输入端须要始终处于高电平,所以UP端干脆和电源相连。图中的C1.R即为741sl92芯片的MR清零端,所以要一干脆低电平,

7、电路中干脆接地。图中预置数为(OOl100OO)8421BCD=(30)10o当低位计数器的借位输出端BO输出借位脉冲时,高位计数器才起先进行减法计数。当计数到高、低位计数器都为零时,高位计数器的借位输出端Be)输出借位脉冲,使置数端1.D=O,则计数器完成计数,相应的报警电路导通。图中其次个计数器的DOWN即CPD减计数时钟输入端须要连接相应的脉冲信号,以限制计数器的正常工作。U7741.S192D图3-2计数器电路741.S192的管脚图和功能如图3-3所示VqcPoMRTCoTCuplP2P3同同11l11?IriiI向内15POQOPlQlP2Q2P3Q3CPuTCuCPdTCdP1.

8、MR31210697主1.J1.2JUJ1.U1.J1.6J1.zJ1.iJPiOiQnCPnCPQ?Q3GNO5411Q14(八)(b)图3-3741s192管脚排列及逻辑符号经查阅资料得:CPU等同于在MUltiSim软件中的UP端,即表示加计数时钟输入端;CPD等同于在MUItiSim软件中的DoWN端,即表示减计数时钟输入端。P1.表示预置输入限制端,异步预置,等同于1.oAD端。TCU为进位输出,等同于CO;TCD为借位输出,等同于B0。(2)秒脉冲发生器秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准,秒脉冲信号输入到计数器的减计数时钟输入端,完成计数的功能。秒脉冲可以由555定时

9、器电路组成的多谐振荡器供应。555定时器是一种模拟和数字相混合的集成电路,其结构简洁,运用敏捷,用途广泛,可以组成多种波形发生器、多谐振荡器、定时延时电路、单稳态触发器、双稳态触发器、报警电路、检测电路、频率变换电路等。通常只需在555定时器外接几个阻容元件就可以很便利的构成施密特触发器和多谐振荡器。用555定时器构成多谐振荡器电路如图3-4a所示,多谐振荡电路是一种无稳态电路,它在接通电源后不须要外加触发信号,电路状态能够自动地不断变换,产生矩形波的输出,如图3-5所示的示波器输出。电路中有两个暂稳态,利用电源VCC通过Ri和Rz向电容器C充电,使Uo渐渐上升,升到2Vcc3时,uo跳变到低

10、电平,放电端D导通,这时,电容器C通过电阻Rz和D端放电,使no下降,降到Vcc/3时,uo跳变到高电平,D端截止,电源Vcc又通过Rl和Rz向电容器C充电。如此循环,振荡不停,电容器C在Vcc/3和2Vcc3之间充电和放电,输出连续的矩形脉冲,其波形如图3-4b所示。(b)图3-4555构成的振荡电路及其波形图3-5555定时器发出的矩形波输出信号UO的脉宽twi、tW2、周期T的计算公式如下:tw=0.7(R+R2)Ctw20.7RzC(3-2)=tw+IW2=O.7(R1+2R2)C(3-3)依据要求,该系统中要使555构成的多谐振荡电路产生IOHz的脉冲,因此我们可以令Ri=47k,R

11、2=47k,O0.1uF,得到周期T=0.7(47+2X47)X0.01=0.987S,依据图3-6连接的电路就可以产生IOHz的方波脉冲,即时间为一秒。VPD5555VIRTUA1.Zl图3-6秒脉冲发生器电路在实际电路中我们用NE555定时器芯片,其管脚排列图如图3-7所示1 -GND2 -Trigger3 -Output4 -Reset5 -Controlvoltage6 -Threshold7 -Discharge8 -Vcc图3-7NE555定时器芯片管脚图经查阅资料可得图中各引脚代表为:1地GND2触发3输出4复位5限制电压6门限(阈值)7放电8电源电压VCCO限制电路即要满意对电

12、路的启动、暂停、接着、重置的功能,其中电路的启动和重置要结合741sl92的预置端,当预置端1.oAD接低电平常,电路时钟输入封锁,完成预置,显示30,所以此时秒脉冲对计数器无效,只有1.OAD为高电平常,741sl92才接受脉冲,起先减数。利用这一特性,用一个单刀双掷开关即可完成电路的预置和启动的功能。另一部分,在电路运行过程中,要对电路进行暂停和接着的操作,也就是说不影响秒脉冲的产生,而只是短暂让计数器接受不到传过来的秒脉冲。由此可以想到用一个与门电路连接秒脉冲的输出和限制电路,当执行暂停操作时,限制电路输出低电平,则与门输出为低电平,此时计数器接收不到脉冲信号而停止工作;当执行接着操作时

13、,限制电路输出高电平,与门输出则为高电平,计数器接受脉冲信号,接着进行计数工作。由于由与非门构成的基本RS触发器有干脆置零端和干脆置一端,因此可以用基本的RS触发器来完成本部分的限制电路。电路连接图如图3-8所示,741SOo为与非门,741s08为与门,Q点即为基本RS触发器的输出端。此时也须要一个单刀双掷开关,限制两个输入端。图3-8暂停/接着限制电路(4)译码显示电路计数器的计数结果要通过译码显示电路才能显示出来,译码显示电路通常由译码器、驱动器和显示器等部分构成。本次电路中我们用发光二极管(1.ED)组成字型数码管来来显示数字。这种数码管的每个线段都是一个发光二极管,因此也称1.ED数

14、码管或1.ED七段显示器。因为计算机输出的是BCD码,要想在数码管上显示十进制数,就必需先把BCD码转换成7段字型数码管所要求的代码。我们把能够将计算机输出的BCD码换成7段字型代码,并使数码管显示出十进制数的电路称为“七段字型译码器因此我们采纳了常用的741.S48作为电路中的译码器。图3-9是741.S48的外部管脚图Vccfgabcde|1口2口3口456口TTT11BC1.TBI/RBORBIDAGND图3-9741s48管脚图由于七段显示译码器741s48输出高电平有效,所以用共阴极数码管。该七段显示译码器设有多个协助限制端,以增加器件的功能。其中BI/RBO为灭灯输入端,当Bl=O

15、时,无论输入什么电平,全部字段均不显示;1.T是试灯输入端,当1.T=O时,BI/RBO是输出端,JaBIZRBO=I,全部各段输出ag均为1,显示字形8oRBl为动态灭灯输入,当1.T=1,RBI=O且输入代码DCBA=OOoO时,各段输出ag均为低电平,与BCD码相应的字形8熄灭,故称“灭零,;RBO为动态灭零输出,BI/RBO作为输出访用时,受控于1.T和RB1.当1.T=I且RBl=0,输入代码DCBa=OOOO时,RBO=O;若1.T=O或者1.T=1且RBl=1,则RBO=Io该端主要用于显示多位数字时,多个译码器之间的连接。译码显示部分的电路如图3-10所示,数码管为共阴极,在数码管的公共接地端串联一个稳压二极管,以达到爱护数码管的作用。按图示电路连接好数码管和译码器的各个对应引脚,完成译码显示的部分电路设计。D2(5)报警

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > IT计算机 > 数据结构与算法

copyright@ 2008-2023 yzwku网站版权所有

经营许可证编号:宁ICP备2022001189号-2

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!